Att minimera spänningen för att spara effekt är förvisso ingen ny tanke. Halverad spänning ger 75 procents effektbesparing, det är en klassiker från elläran. Men i praktiken har angreppssättet oftast använts på kortnivå. Med så kallad DVS, Dynamic Voltage Scaling, kan spänningsmatningen till enskilda kretsar anpassas efter rådande behov.

Nästa steg är att ge sig in i kretsarna. Härtill har National Semiconductor utvecklat ett system kallat Powerwise, där en ARM-kärna och ett antal små spänningsavkännande IP-block kallade HPM, Hardware Performance Monitors, läggs in i asicen. Kärnan kommunicerar med en effekthanteringskrets, som ser till att såväl hela asicen som varje ingående byggblock i den får på millivolten när så mycket spänning som behövs för funktionen.

- Med vanlig DVS kan vi spara 36 procent av energin. Med Powerwise kan vi nå totalt 64 procent, alltså 43 procent bättre än DVS, säger Robert Fischer, ansvarig för power management-produkter i Europa.

Powerwise introducerades i sin första version förra året, men då med begränsad funktionalitet. Den första versionen kunde enbart hantera ett element i asicen, den nya versionen har inga sådana begränsningar. Hemligheten är en ny buss – PWI2.0 – som står för kommunikationen mellan den ARM-baserade effekthanteraren i asicen och dess slavelektronik i den externa effekthanteringskretsen. Den sistnämnda är också ny, och kallas LP5552 EMU.

HPM-blocken är hårda IP-block. Det behövs ett sådant per processorkärna, DSP-kärna eller annan enhet där spänningsbehovet varierar dynamiskt. Blocken finns för asicprocesser hos TSMC och UMC, och i bibliotek från Artisan och Synopsys. I ekosystemet runt Powerwise ingår även minnes-IP-tillverkaren Mosys och EDA-företaget Virtual Silicon.

-    Samsung licensierade tekniken i somras. Deras första mobiltelefoner där tekniken används kommer troligen under första halvåret 2007, säger Robert Fischer.

Till den som föredrar FPGA:er i stället för asicar har företaget utvecklat en mer klassisk DVS-krets, kallad LP3906. Den har dubbla buck-omvandlare och klarar 1,5 A, dubbla LDO:er som klarar 300 mA, en verkningsgrad på 96 procent och kan variera matningsspänningen mellan 0,6 och 3,5 V. Kretsen har vunnit gillande hos FPGA-jätten Xilinx.

-    Ett utmärkt komplement till våra Spartan-kretsar, citeras Steve Knapp på Xilinx i National Semiconductors produktpresentation.

Båda produkterna kommer att visas upp på mässan Electronica i München i november.