JavaScript is currently disabled.Please enable it for a better experience of Jumi.

När taiwanesiska Andes nu växlar upp från 16 och 32 bitar till 64 bitar gör man det genom att helt enkelt addera 64-bitarsinstruktioner från den öppna cpu-arkitekturen RISC-V till sin egen instruktionsuppsättning.

64-bitarsarkitekturen Andestar V5 består av Andestar V3 utökad med RISC-V. Andes beskriver den som ”RISC-V compliant”

Den första Andestar V5-kärnan heter NX25 och ska kunna köras i minst 1 GHz. Den har en area på 67 000 grindar och ska kunna dra så lite som 17 µW/MHz tillverkad i 28 nm hos TSMC.

Med 64-bitarsstödet hoppas Andes komma in i utrustning som datalager, stora datanät, artificiell intelligens i allmänhet och deep learning i synnerhet.

AndeStar V5 finns färdig nu för utvärdering.

Andescore NX25 släpps under tredje kvartalet med stöd från utvecklingsmiljön Andesight. Det kommer också att finnas ett utvecklingskort kallat ADP-XC7 FPGA.

Andes levererar cpu:er för diverse oglamorösa småjobb i systemkretsar. Arkitekturen har tolv år på nacken och Andestar-cpu:er finns idag i två miljarder systemkretar.
 

MER LÄSNING:
 
magasinet

230 elektronik­konsulter

Registrera ditt företag nu!
 
SENASTE KOMMENTARER
Kommentarer via Disqus

Vi gör Elektroniktidningen

Anne-Charlotte Sparrvik
Anne-Charlotte
Sparrvik
+46(0)734-171099 ac@etn.se
(sälj och marknads­föring)
Per Henricsson

Per
Henricsson
+46(0)734-171303 per@etn.se
(redaktion)

Anna Wennberg

Anna
Wennberg
+46(0)734-171311 anna@etn.se
(redaktion)

Jan Tångring

Jan
Tångring
+46(0)734-171309 jan@etn.se
(redaktion)