Aloha

Jag tycker att den ger en hygglig intro till SPA, DPA och den
här typen av ström/spänningsbaserade sidoattacker. Artikeln ger även en bra, kort
intro till de metoder som vanligen appliceras för att försöka blockera denna typ
av sidoattacker - ex att introducera slumpmässiga operationer, att se till att
samma mängd operationer utförs (och tar lika lång tid) oavsett nyckel och data,
bitmaskningsoperationer etc.

Vad jag tycker sämre om är att Cryptography Research hävdar att det var dom som
hittade på SPA, DPA då denna typ av sidoattacker och infoläckage varit känt sedan
långt tidigare. Vidare missar dom helt att berätta att sidoattacker av den här
typen har varit ett av de mer aktiva forskningsområdena de senaste åren, och att
det pågår närmast ett krig mellan de som hittar på metoder för att attacker och
metoder för att skydda implementationer. Söker man på "power attacks" resp
"masking" på IACR får man upp ett stort antal artiklar. Bla den här som formellt
bevisade att sin metod är säker mot sidoattacker:

http://eprint.iacr.org/2004/101

Och som sedan följdes av ett antal artiklar som visar att det visst går att göra
sidoattacker och som kommer med nya metoder:

http://eprint.iacr.org/2004/134
http://eprint.iacr.org/2005/204

Slutligen noterar jag att Cryptography Research har patent på skyddsmetoder för
SPA, DPA - men utan att ha sett patenttexten skulle jag vara tveksam till om dom
håller med tanke på hur mycket det finns publicerat inom området.

Sedan skall man komma ihåg att de flesta av dessa attacker kräver relativt fysik
närhet till målobjektet - och under en relativt lång tid för att kunna utföra en
attack. Eftersom Cryptography Research pratar om FIPS 140-klassade enheter (nivå
två och uppåt) går det att göra rätt mycket skalskyddmässigt för att se till att
den typen av fysisk access blockeras och att skillnad i energikonsumption syns på
yttre anslutningar. En fet kondensator (eller en bra DC/DC-modul) som tar bort
applikationsbaserat jitter på matningen på insidan skalskyddet är nog mer
effektivt än att lägga in maskningsfunktionalitet i sin FPGA/ASIC.

Den finns ett skäl att säkerhetsmoduler (HSM:er) för högre nivåer av FIPS 140-2
har ett aktivt skal där matning, temperatur etc är kontrollerade på insidan. Se
ex IBMs 4764:

http://www-03.ibm.com/security/cryptocards/pcixcc/overview.shtml

Jag har fö bloggat om sidoattacker, speciellt flera gånger, ex:

http://www.strombergson.com/kryptoblog/2008/08/30/informationslackage-i-register/
http://www.strombergson.com/kryptoblog/2008/06/26/optimerade-implementationer-av-des-och-aes/

Hoppas att detta är till någon hjälp.