Så bra är högnivåsyntes för FPGA

På papperet ser det så bra ut. En expert på DSP:er behöver bara ta sin C-kod och ett högnivåsyntesverktyg för att komma till FPGA-världens förlovade land där parallelliteten ger (nästan) obegränsad prestanda för en billig penning. I realiteten är det så klart inte så enkelt men nu har experterna på det amerikanska konsultföretaget BDTI satt siffror på det hela. Och det visar sig att åtminstone en del av löftena håller.

Berkeley Design Technology Inc, BDTI, med Jeff Bier i spetsen, är kända för att mäta verklig prestanda hos framför allt signalprocessorer. Förutom att sälja rapporter sysslar de också med att hjälp klienterna att välja rätt processor.

Sedan flera år ger BDTI ut en rapport kallad FPGA:s for DSP, där företaget mäter vilken (DSP) prestanda man kan få ut ur en FPGA. Att FPGA:er kan var 100 gånger effektivare än en DSP är ingen överraskning. Inte heller att de är 30 gånger bättre räknat i pris/prestanda. Men för att komma dit har det krävts handkodning på RTL-nivå.

Nu hr BDTI för första gången testat verktyg för högnivåsyntes på FPGA:er. Först ut är AutoPilot från AutoESL och Pico från Synfora. Men fler verktyg kommer efter hand.

BDTI har utgått från två exempel och jämfört resultaten med dem man får från handkodade FPGA:er men även från vanliga designverktyg för DSP:er.

Det första exemplet är en videoström med 720p (1280 x 720 progressiv scan) med 60 bilder per sekund. Det andra exemplet är en mottagare för DQPSK, I princip en komplett mottagare för trådlös kommunikation med en bithastighet på 5 Mbps.

Pico och AutoPilot klarade sig galant, skriver BDTI på sin hemsida. Både verktygen användes tillsammans med Xilinx RTL-verktyg och gav bra resultat utan allt för mycket arbete. Båda verktygen gav en implementation på FPGA:an för DQPSK-mottgaren som i princip upptog lika mycket resurser som en handkodad lösning. Båda verktygen gav också 30 gånger bättre pris/prestanda än motsvarande DSP-lösning för videoexemplet.

Även om det gick lika fort att använda högnivåsyntesverktygen som att utveckla på en DSP påpekar BDTI att man inte klarar sig undan kunskap om hur man designar på RTL-nivå. Det handlar bland annat om syntes, placering och timinganalys som krävs för att ta RTL-koden till en fungerande FPGA.

Mer resultat finns här (länk).