Arms cpu Zeus, multikärnan MPPA från franska Kalray,  fpga-blocket eFPGA från likaledes franska  Menta, en Risc V-accelerator, ett kryptoblock, och lite till – allt ska sitta i ett chip som ska tillverkas om ett år hos TSMC i dess sexnanometersprocess EUV N6.

Chipets arkitektur är inte superviktig. Tillverkningen är huvusakligen till för att testa kompatibiliteten mellan N6-processen och kärnorna. År 2022 hoppas EU kunna tillverka en skarp processor för minst två superdatorer, varav den första ska stå klar år 2023.

Europa är i likhet med Japan, KIna och USA i full färd med att utveckla sin första superdator som ska spräcka den magiska gränsen på  en exaflops – en triljon flyttalsoperationer per sekund eller 1018 flops.

Eller "flops” och ”flops” – det är inte säkert att flyttalsprestanda kommer att vara det viktigaste tävlingsmomentet mellan exadatorer. Det diskuteras sedan några år att de existerande prestandamåtten för rangordning av superdator borde förnyas.

Djup maskininlärning är hett även inom superdatorområdet. Både Armkärnan och acceleratorerna i chipet är konstruerade med hänsyn till maskininlärning. 

Huvudprocessor i EU:s superdator blir Arms kommande datacenter-cpu Neoverse Zeus. Den stöder det nya numeriska formatet Bfloat16 som skapats för artificiella neuronnät och på kort tid anammats brett bland dem som tillverkar AI-acceleratorkretsar. Bfloat16 flyttar bitar från mantissa till exponent jämfört med ett klassiskt 16-bitars IEEE-flyttal, eftersom omfång i magnitud är mer användbart än precision, vid träning av neuronnät.

Risc V-processorn heter Titan. Den kommer att ha vektorenheter och acceleratorer för stenciler och tensorer.  Det sistnämnda är en datatyp för neuronnät medan stenciler används för att lösa partiella differentialekvationer vid klimatmodelllering till exempel.

Titans roll är att vara beräkningsaccelerator, så i projektet kallas den Epac, EPI accelerator, där EPI (European Processor Initiative) är namnet på EU:s processorprojekt.

Epac stöder Bfloat plus alla normala numeriska typer, från åttabitars heltal till 64-bitars flyttal. Desssutom kanske den kommer att stödja variabel precision i någon form – att kunna anpassa antalet bitar i formatet dynamiskt till vad som behövs för stunden.

Lägg ”Si Pearl” på minnet. Det är det franska företag som fått uppdraget att tillverka och dessutom därefter marknadsföra processorn. Företaget grundades i förra veckan.

Därefter ska Atos och E4 Computer Engineering testa att bygga datorkort på prototypen.

Den slutliga superdatorprocessorn kommer att monteras på en 2.5D-interposer tillsammans med HBM-minne, PCI-Express 5.0-länkar och gränssnitt till DDR. 

Några av de kärnor som läggs i testchipet kanske kommer att läggas i egna chiplets istället. Fler kärnor kan komma ifråga för integrering, EPI letar fortfarande. Gränssnitten som integrerar kärnor och chiplets kommer att publiceras öppet. 

Processorn kan komma att tillverkas i flera varianter.