Extremt effektsnål men snabb ändå. Så kan kiseltillverkaren Philips Semiconductors nya CPLD-familj sammanfattas.

Är hög hastighet och låg effekt ett krav? Då kan en ny programmerbar krets från Philips som döpts till Cool Runner vara ett alternativ.

Finessen med Cool Runner är att man inte behöver göra avkall på hastigheten, vilket varit ett problem med tidigare lågeffektskretsar.

Nykomlingens fördröjningstider ligger runt 6 ns vid 5 V-matning, och 8 ns vid 3,3 V, vilket är fullt jämförbart med konkurrerande kretsar från exempelvis Xilinx och AMD.

Den dynamiska effektförbrukningen är däremot marknadens lägsta, enligt Philips. Även viloströmmen - standby Icc - är extremt låg. I värsta fall kommer den upp i 40 μA, vilket är tusen gånger lägre jämfört med liknande kretsar på marknaden. Nykomlingen klarar sig därför med en liten TQFP-plastkapsel.

Hemligheten bakom effektbesparingen ligger i att man enbart använder CMOS- grindar i logikmatrisen. Traditionella CPLD-kretsar av CMOS-typ innehåller annars vissa bipolära delar, vilket ger hög strömförbrukning.



Datorer och telefoner


Med de nya kretsarna fokuserar företaget på tre marknadssegment: 3,3 V- tillämpningar med höga hastighetskrav, effektkänsliga produkter samt vanliga 3,3 V- och 5 V-tillämpningar. Tänkbara kunder är dator- och telekombranschen.

Kretsarna stöds av verktyg från Synario Design Automation, Minc och Isdata. Philips erbjuder även ett eget Windowsbaserat konstruktionsverktyg. Det kostar drygt 600 kronor och klarar exempelvis simulering och statisk timinganalys.

De första kretsarna finns tillgängliga redan nu och har upp till 128 makroceller, vilket motsvarar 4 000 grindar. I framtiden utlovas kretsfamiljer med upp till 1 000 makroceller.

Charlotta von Schultz



Nytt grepp med PAL plus PLA i logikblocken


Cool Runner-familjen tillverkas i en 0,5 μm EECMOS-process. Arkitekturen, som döpts till XPLA - eXtended Programmable Logic Array, känns vid första anblicken bekant.

Ett antal PAL-liknande logikblock omger en stor kopplingsmatris som har näst intill 100-procentig ledningsdragningsförmåga. Samtliga ben kan alltså sammanbindas med samtliga ingångar i logikblocken, och alla in- och utgångar till logikblocken kan sammanbindas med varandra.

Nytänkandet med Philips kretsar ligger inuti logikblocken. Varje logikblock har 36 ingångar som via en PAL-matris ger makrocellerna fem dedicerade produkttermer var. En PLA-matris erbjuder sedan ytterligare 32 produkttermer som kan kopplas fritt till samtliga utgångar. Produkttermer kan på så vis fördelas mycket flexibelt till makrocellerna utan att man stjäl logik från grannceller.

Ben-till-benfördröjningen genom PAL-matrisen är ungefär 6 ns. Att lägga till extra produkttermer via PLA-matrisen kostar endast 2 ns extra, oavsett hur många termer man använder.

Arkitekturen är även optimerad för att kretsarnas benfördelning - pinout - inte skall förändras vid en omprogrammering. Fördelen med de "låsta benen" är att man slipper byta ut hela kretskortet när kretsen skall uppgraderas. Varje krets kan programmeras 1 000 gånger.

Charlotta von Schultz



Tar nya tag på CPLD-marknaden


Philips var först i världen med programmerbar logik. Pionjärkretsen 82S100 såg dagens ljus i mitten av 1970-talet, på dåvarande Signetics. Men företagets CPLD- kretsar hade ingen större framgång på marknaden.

Nu tar man nya tag. Philips investerar runt 200 miljoner kronor i Albuquerque i USA på en nybildad affärsenhet för just CPLD-kretsar.

Satsningen är strategiskt viktig för företaget. Marknaden för CPLD-kretsar i CMOS-teknik är nämligen lysande. Tillväxttakten ligger på mellan 26 och 77 procent per år beroende på vilken marknadsguru som tillfrågas. De enkla bipolära kretsar, som hittills dominerat Philips PLD-meny, för däremot en tynande tillvaro.

1995 låg Philips på tionde plats på listan över världens största leverantörer av programmerbara logiska kretsar.