När de första syntesverktygen lanserades i slutet av 1980-talet var målgruppen självklar - asickonstruktörerna. Men dagens FPGA-kretsar har lika många grindar som grindmatriserna hade när syntesverktyg för dessa kretsar började anammas. Och FPGA-syntes blir en allt hetare marknad. Numera lanseras både FPGA-kretsar som optimerats för syntes, samt användarvänliga verktyg med en prislapp som passar FPGA-konstruktörens plånbok.
En helt annan, men lika tydlig trend är att logisk och fysisk konstruktion inte längre är separata företeelser. I alla fall inte när man konstruerar 0,5 μm- kretsar - deep submicron. Då behövs starka kopplingar mellan verktygen för syntes och ytplanering.
Simulera snabbt
Snabba simulatorer står högt på önskelistan hos mången konstruktör. En del leverantörer erbjuder så kallade direktkompilerande simulatorer. Från källkod i exempelvis Verilog genereras då direkt objektkod som är optimerad för den processor man har i sin arbetsstation.
Ett ännu snabbare alternativ är en cykelbaserad simulator. Konstruktionen verifieras där funktionellt helt utan hänsyn till timing.
Även hjälpmedlen för att hitta fel i konstruktionen blir allt vassare. Vissa simulatorer markerar felaktig källkod. Det finns även verktyg som kan peka ut vilka kodrader som ligger bakom en viss logikinstans som syntesverktyget genererat.
När man upptäcker fel efter syntes blir det då lättare att hitta fallerande rader på registernivån. Dessutom kan information om timing, effekt och yta återkopplas direkt till källkoden.
Charlotta von Schultz