Nu finns verktyget som fixar kretsens fysiska problem redan på registernivån. Det hävdar företaget High Level Design Systems som nyligen lanserat hjälpmedlet Top-Down DP.

Med traditionella metoder kan man inte uppskatta storlek, timing och effektförbrukning noggrant förrän efter logiksyntesen. Det är som bäddat för obehagliga överraskningar för konstruktörer som valt en olämplig arkitektur eller delat upp konstruktionen på ett klantigt sätt.

Detta vill HLDS - High Level Design Systems - råda bot på. Deras nykomling Top- Down DP sägs vara först på marknaden med ytplanering i kombination med analys av Verilogkod. Siktet är inställt på kretsar med geometrier mindre än 0,5 μm.



Stora beslut


Tanken är att man skall lösa timing-, yt- och effektproblem på ett tidigt stadium, när man fattar de stora besluten om exempelvis arkitekturen.

Verktyget utgår från en Verilogbeskrivning på registernivå. Först görs en bedömning av antalet grindar. Med hjälp av en speciell kompileringsteknik klarar man kretsar med mer än 100 000 grindar på några minuter.



Analys före syntes


Efter ytplanering är det dags för analys av yta, timing och effektförbrukning. Om konstruktionen inte håller måttet får man modifiera skapelsen innan man går vidare till syntes.

HLDSs nykomling vidarebefordrar timingkrav till Synopsys syntesverktyg Design Compiler, som alltså får information om den fysiska implementeringen redan från början.

Charlotta von Schultz