Verktyget Powerfault avslöjar kretsarnas fel genom att analysera viloströmmen.

Testning blir ett allt knepigare kapitel i takt med att kretsarna växer och geometrierna krymper. Funktionstester, scanteknik och felsimulering hittar långt ifrån alla fel. Analys av viloströmmen - Iddq - har därför blivit ett intressant alternativ.

Hittills har det varit tunnsått med sådana hjälpmedel på marknaden. Men verktygstillverkaren System Science lanserade nyligen Powerfault-Iddq, en viloströmtestare för Veriloganvändare.

Grundidén är att CMOS-kretsar förbrukar ström när transistorerna ändrar värde. Den så kallade viloströmmen, när transistorerna inte slår om, är mycket låg, ofta mellan 1 och 100 μA. Om kretsen är intakt vill säga. Men strömmen ökar om kretsen har tillverkningsfel som exempelvis låsning till 1 respektive 0 - stuck at 1, stuck at 0, överbryggning - bridging - och kortslutningar. Genom att analysera viloströmmen kan man därför upptäcka felaktiga kretsar.

Man kan dessutom hitta latenta fel, det vill säga skavanker som inte orsakar funktionella fel ännu men som kan ställa till problem i framtiden.

Powerfault-Iddq skapar dels en testsvit, dels en felrapport som anger feltäckningsgraden. Konstruktören använder samma nätlista och bibliotek som användes vid den sista simuleringen innan kretsen släpptes till tillverkning. Verktyget stöder de två Verilogsimulatorerna Verilog-XL från Cadence och VCS från Chronologic.

Priset ligger runt 170 000 kronor.

Charlotta von Schultz