26 universitet – ett av dem KTH – ska tillsammans med det belgiska institutet Imec staka ut vägen bortom traditionell transistorskalning, en vision kallad CMOS 2.0. De får bland annat tillgång till Imecs pilotlina på 2 nm och finare.
Imecs koncept CMOS 2.0 flyttar fokus från att bara göra transistorerna mindre till att även använda 3D-stackning av wafers och heterogen integration. Exempelvis kan logik, minne och analog teknik optimeras i separata lager och sedan sammanfogas med extremt hög precision.
Det unika med konsortiet är den direkta kopplingen till industriell produktion. De 26 doktorander som ingår i satsningen får tillgång till Imecs pilotlina NanoIC i Leuven. Det sker via modeller, regler och bibliotek (PDK:er) som gör att forskarna kan simulera och designa för processen.
Från svensk sida deltar KTH via en av professor Ahmed Hemanis doktorander.
NanoIC är EU:s pilotlina hos det belgiska forskningsinstitutet Imec för CMOS-processer på 2 nm eller mindre. Investeringen uppgår till 2,5 miljarder euro.
NanoIC huserar i ett nybyggt renrum på 2000 kvadratmeter och är den dyraste av de fem pilotlinor som EU investerar i inom ramen för Chips JU, forskningsdelen av Chips Act.
EU och den flamländska delstatsregeringen står för 1,1 miljarder euro medan företag bidrar med resten. Störst av dessa är inte oväntat litografijätten ASML.
Företaget ska leverera sin mest avancerade litografimaskin – High NA EUV – redan i mitten av mars.
Deltagarna i COSO 2.0:
- National Technical University of Athens
- Delft University of Technology
- École Polytechnique Fédérale de Lausanne (EPFL)
- Eidgenössische Technische Hochschule Zürich
- Karlsruhe Institute of Technology
- Katholieke Universiteit Leuven
- KTH Royal Institute of Technology
- LIRMM, University of Montpellier, CNRS
- Politecnico di Torino
- Sabancı University
- Universidad Complutense de Madrid
- Universiteit Gent
- Université libre de Bruxelles
- University of Thessaly