Cadence tar nästa steg inom AI-baserad chipdesign med Maestro, en familj av specialiserade språkmodeller som ska göra företagets AI-agenter både effektivare och mer självständiga. Modellerna kan tränas med återkoppling från EDA-verktygen och därmed lära sig vilka konstruktionslösningar som faktiskt fungerar.
Maestro är inte ett nytt EDA-verktyg, utan en uppsättning AI-modeller som utvecklats särskilt för konstruktion av halvledare och elektroniska system. De ska förstärka Cadences befintliga AI-agenter ChipStack, InnoStack, AuraStack och ViraStack.
Det nya är framför allt hur modellerna kan förbättras. När en AI-agent tar fram en konstruktionslösning kan Cadences EDA-verktyg analysera resultatet och kontrollera att det uppfyller tekniska krav. Återkopplingen används sedan för fortsatt träning med förstärkningsinlärning, så kallad reinforcement learning.
På så sätt kan AI-systemet lära sig av sina egna konstruktionsförslag. Det är ett viktigt steg mot en mer autonom chipdesign, där AI inte bara utför ingenjörens instruktioner utan också kan pröva olika lösningar och successivt förbättra sina resultat.
Enligt Cadence har de första testerna gett upp till 30 procent bättre konstruktionsresultat jämfört med en generell AI-modell. Samtidigt har tokeneffektiviteten förbättrats med upp till en faktor fem. Företaget specificerar dock inte närmare vilka kvalitetsmått som ligger bakom förbättringen på 30 procent.
Cadence utvecklar inte alla modeller från grunden. Maestro kombinerar företagets domänspecialiserade modeller med andra språkmodeller, bland annat Nvidias Nemotron. Samarbetet med Nvidia omfattar även säkerhet för AI-agenter genom OpenShell-arkitekturen.
Modellerna kan dessutom vidareutbildas med kundernas egna konstruktionsdata. Hela miljön kan köras lokalt hos kunden, vilket är viktigt i en bransch där kretskonstruktioner och annan teknisk information ofta är starkt konfidentiella.
Cadences AI-agenter är redan på väg in i produktionsmiljöer. Japanska Socionext räknar med upp till fem gånger högre produktivitet med InnoStack inom fysisk chipdesign. Silicon Labs har samtidigt använt Cadences AI-verktyg för att snabba upp verifiering och felsökning av kretsar med låg effektförbrukning.
De första Maestro-modellerna blir tillgängliga för utvalda kunder under fjärde kvartalet 2026.
Illustration: AI-genererad bild.