Intel kommer att använda tri-gate för att tillverka både minnen och processorer. Företaget har haft tri-gate under utveckling i ett decennium och har utlovat att tekniken skulle tas i bruk när geometrierna kom ner i den här storleksordningen. Tekniken kan användas för att ge lägre läckströmmar och för att sänka tröskelspänningen.

Tri-gate innebär att kiselsubstratet ligger inuti gaten istället för ovanpå (se bild), vilket ger tre kontaktytor för ström att flyta igenom istället för en. Andra namn på tekniken är multigate och FinFET – kiselsubstratet sticker upp en ”fena” i gaten. Intel kallar tekniken för ”3D-transistor” eftersom den jobbar på höjden.

För att ytterligare öka kontaktytan kan kiselsubstratet sticka upp flera fenor.

Namnet på Intels första tri-gate-process är P1270. Den använder i övrigt Intels tredje generation av high-k/metal-gate på sträckt kisel över koppar. Litografin sker i 193-nm, samma dimension som för dagens 32 nm-process. Tri-gate tillverkas med standardmaskiner och adderar enligt Intel bara 2 till 3 procent i produktionskostnad.

De första tri-gatechipen tillverkas i D1D-anläggningen i Oregon. Den första volymproduktionen sker i F32 i Arizona under andra halvåret.

Intel tror sig få vara ensam om 3D-transistorer i tre år.  TSMC:s planerar att ta sin motsvarande teknik i bruk i 14 nm.