ORConf 2024 Som vanligt fanns det också en mängd projekt som inte går att passa in i prydliga kategorier. Redaktören själv presenterade pakethanteraren och byggmiljön FuseSoC, som med sina tretton ...
ORConf 2024 Under åren som har gått har vi sett ett antal nya programmeringsspråk för hårdvaruutveckling presenteras på konferensen. I år var inget undantag och vi fick se det dataflödesorienterade ...
Det brittiska bolaget PragmatIC har tagit fram en process benämnd FlexIC (Flexible Integrated Circuit) för att skriva ut både digitala och analoga konstruktioner på tunn, flexibel film istället för i kisel. ...
En ny medlem i Renesas SoC-familj RZ byter Arm-processorn mot en Risc V. Den är avsedd för industriella tillämpningar och är i stor utsträckning kompatibel med en tidigare Arm-medlem i samma RZ-familj. ...
Prioritera Risc V i ditt val av processorarkitektur – det är vad Kina snart kommer att rekommendera sina myndigheter och företag. Det uppger två källor med insyn, för nyhetsbyrån Reuters.
Renesas väljer att använda uppstickar-cpu:n Risc V i en ännu ospecificerad standardkrets som kommer att finnas i provexemplar under andra halvåret nästa år.
Organisationen Risc V International får tillåtelse att specificera cpu-arkitekturen Risc V som en ISO-standard. Risc V är redan en öppen standard, men ISO-stämpeln kommer att smörja gångjärnen på dörrar till ...
Upbeat Technologies släpper styrkretsar med Risc V i lågtröskellogik som enligt företaget är 40 procent snålare än motsvarande kretsar baserade på Arm. Det finns ett gosedjur med UP301 och ...
Ventana i Cupertino släpper version två av sin Risc V-serverdesign Veyron. Den kan klämma in dubbelt så många cpu:er som ettan – 32 mot 16 – och ska tillverkas i 4 nm hos TSMC.
Bilar elektrifieras och börjar kallas för rullande datacenter. I och med detta börjar elektronikindustrin se en kraftigt växande marknad. RISC-V-aktörerna är inga undantag.
...
About / Advertise 
