Plattformsbolaget ST-Ericsson har tillsammans med det franska forskningsinstitutet CEA-Leti och Cadence tagit fram vad som uppges vara den första stapeln med tre halvledarkretsar. Företaget presenterade skapelsen idag på en konferens för 3D-byggsätt i San Francisco.
3D-byggsätt betraktas av många som ett komplement till Moores lag, som får allt svårare att krympa geometrierna. Men problemen med 3D-byggsätt är många och hittills har det mest varit minnen som staplats ovanpå varandra. Få logikkretsar har buntats ihop med minnen och att som ST-Ericsson bunta ihop två logikkretsar säger sig företaget vara först med.ST-Ericsson har använt viahål genom kislet (through silicon via) för att koppla ihop kretsarna. De två identiska systemkretsar kallade Wioming ligger i botten och minnet finns överst. Företaget har tagit hjälp av Cadence med för att ta fram styrenheten till minnesbussen som är av typen Wide I/O DRAM.
Kommunikationen är asynkron både på kretsarna och mellan kretsarna. Datatakten är 550 M transfers/sec på kretsarna och 200 M transfers/sec mellan kretsarna, skriver ST-Ericsson i ett pressmeddelande.