About / Advertise
32-bitars-cpu:n Risc-V backas upp av en rad jättar inklusive Google, HP och Oracle. Nu lanserar Microsemi en mjuk version för sina FPGA:er.
Microsemi blir först av FPGA-tillverkarna att erbjuda kunderna en Risc-V. Processorn är betydligt potentare än de mjuka processorer man normalt hittar i FPGA:er och dessutom säkrare i och med att det går att inspektera RTL-koden, som är öppen, för att se att den inte manipulerats
Tanken med Risc-V var enkel, starta med ett blankt papper och ta fram en 32-bitars instruktionsuppsättning för en risc-processor. Arbetet skedde länge i forskarvärlden men på senare år har arbetet blivit allt mer kommersiellt inriktat om än under öppenkodsfanan.
– Det är en av de stora fördelarna. Om en kund börjar med en FPGA och skapar en framgångsrik produkt är det enkelt att gå vidare med en asic. Man behöver inte förhandla några licensvillkor för processorn, säger Ted Marena på Microsemi med tydlig adress till Arm som håller hårt i sin arkitektur och dessutom vet att ta betalt för den.
RV32IM, som implementationen döpts till av Microsemi, går att köra i FPGA-familjerna Igloo2, Smartfusion2 och RTG4. Den sistnämnda är strålningshärdig. Förutom IP-blocket finns en Eclipsebaserad utvecklingsmiljö kompletterad av företagets eget verktyg Libero.
RV32IM har en pipeline på fem steg, ett cacheminne på 8k för instruktioner och data liksom block för multiplikation och division av heltal. Andra block som går att addera vid behov ger flyttalsberäkningar med enkel, dubbel eller fyrdubbel precision.
I en Smartfusion2 kan Risc-V klockas i 100 MHz. Den ger 1,1 DMIPS/MHz och upptar 12000 uppslagstabeller.
Koden kan beroende på storlek lagras i FPGA:ans interna flashminne eller laddas från ett externt minne via SPI-bussen.
