FPGA-jätten Xilinx lanserar färdiga byggblock för PCI-bussen, något som hittills bara funnits inom asicvärden.

- Vi ska ta marknadsandelar från grindmatriserna!

Det är det uttalade målet för många leverantörer av programmerbara kretsar. Och för att locka över asickonstruktörer till programmerbar logik så lanseras allt fler syntesvänliga FPGA- och CPLD-kretsar med asicliknande konstruktionsflöden.

Xilinx tar nu ännu ett steg i asicriktningen under devisen Logic Core Solutions. Företaget satsar på färdiga verifierade konstruktionsblock, så kallade drop-in modules, som optimerats för Xilinxkretsarnas arkitektur. Liknande byggblock, ofta kallade IP - Intellectual Property, blir allt vanligare inom asicvärlden.

Xilinx första byggblock, ett PCI-gränssnitt, finns tillgängligt redan nu och är enligt företaget det första i sitt slag på FPGA-marknaden.

Tanken är att FPGA-konstruktörer skall kunna konstruera avancerade system för PCI-bussen på ett relativt enkelt sätt. Man behöver varken vara FPGA-guru eller PCI-expert. Det hävdar i alla fall Xilinx. Sex manmånader skall kunna sparas jämfört med om man konstruerar PCI-gränssnittet helt själv.

Byggblocket är optimerat för XC4000E-familjen. En del av kiselytan går åt till blocket men resten programmerar man själv precis som vanligt. En finess är att den interna placeringen inom byggblocket redan är gjord. På så vis får PCI- gränssnittet en viss bestämd yta och timing. Det klarar 32-bitars PCI-buss för upp till 33 MHz, vilket ger en maximal datahastighet på 132 MByte/s. I dagsläget levereras byggblocket enbart i Viewlogics schemaformat, men det kan ändå användas i en VHDL- eller Verilogbeskrivning med hjälp av så kallad instansiering.

PCI-blocket motsvarar runt 5 000 grindar och har verifierats med hjälp av en testmiljö från företaget Virtual Chips, före detta Ravicad. En specialist på syntetiserbara PCI-modeller för asicar. Dessutom har 30 betakunder provat blocket, med gott resultat enligt Xilinx.

Till sommaren hoppas man kunna erbjuda simuleringsmodeller för funktionell simulering i Verilog och VHDL, samt kopplingar till utvecklingsverktyg från bland annat Synopsys, Mentor Graphics, Cadence och Orcad. Xilinx tänker då även utöka repertoaren med DSP-filter och -multiplikatorer liksom moduler för ISA- bussen och ATM-protokollet.

Vissa block kommer Xilinx att utveckla på egen hand men man har också dragit igång ett samarbetsprogram, kallat Logic Core Partners Program. Ett tiotal IP- leverantörer, däribland 3Soft och Virtual Chips, skall optimera sina befintliga byggblock för Xilinx kretsar. Xilinx verifierar och godkänner sedan byggblocken innan de läggs ut på företagets hemsida där kunderna kan nå dem.

Charlotta von Schultz



FPGA-kretsar med 125 000 användbara grindar


FPGA-leverantören Xilinx slår nytt rekord i antal grindar i en programmerbar krets. Kretsfamiljen XC4000EX får en värstingkrets med 125 000 grindar.

Xilinx presenterade nyligen kretsfamiljen XC4000EX, en utökning av kronjuvelen XC4000E, som står för hela 45 procent av FPGA-jättens intäkter.

Nykomlingarna innhåller mellan 28 000 och 125 000 användbara grindar och det är mer än vad någon annan kretstillverkare lanserat hittills. Målet är att ta marknadsandelar från grindmatriserna, som nu helt dominerar marknaden för konstruktioner mellan 20 000 och 100 000 grindar.

Antalet förbindningar är fördubblat jämfört med den ursprungliga familjen. Andra nyheter är snabbare in- och utgångar och ett förbättrat klocknät med mindre klockförskjutning - clock skew.

Annars har de nya kretsarna samma finesser som syskonen i XC4000E-serien. Ett exempel är inbyggda synkrona RAM, som kan användas för att förverkliga snabba FIFO-register. Varje logikblock kan konfigureras som ett 32-bitars enkelports- RAM eller ett 16-bitars tvåports-RAM.



Passar färdiga byggblock


Xilinx Windowsbaserade konstruktionsverktyg Xact-step stöder de nya kretsarna. Dessutom kan man använda de flesta syntesverktyg för FPGA-kretsar som finns på marknaden.

Företagets nya satsning på färdiga byggblock, eller drop-in modules som de också kallas, passar de nya kretsarna som hand i handske. Sådana byggblock behövs ju framför allt vid stora konstruktioner.

Familjen, som är gjord i en 0,5 μm CMOS-process, klarar både 3,3 V och 5 V. Enligt Xilinx är åtkomsttiderna fullt jämförbara med många grindmatriser och den maximala systemfrekvensen är 66 MHz.

Den första medlemmen, XC4028EX, finns tillgänglig redan nu och kostar runt 4 500 kronor per krets i kvantiteter om hundra. Om kretsen maskprogrammeras, det vill säga konverteras av Xilinx till en så kallad hårdvirad grindmatris, kommer man undan med knappt 300 kronor per krets i volymer på mer än 25 000 kretsar.

Den sista och största medlemmen väntas se dagens ljus först under hösten 1997.

Charlotta von Schultz