LSI Logic presenterar den första medlemmen i Rapidchip, en kretsfamilj i en egen genre mitt emellan standard cell-asicar och FPGA-er.
Nykomlingarna heter Streamslice och är avsedda för kommunikationssystem. Kretsarna innehåller dels 3 miljoner grindar som användaren själv fyller med egenutvecklad logik eller funktioner ur LSIs IP-portfölj, dels fasta funktioner som LSI hoppas ska appellera till konstruktörer av switchar och routrar. Exempel är 3,3 Mbit inbyggt minne, kanaler för Serdes och snabba kommunikationsprotokoll.
Rapidchipfamiljen är alltså en slags asicvärldens halvfabrikat, som påminner om grindmatriser. Alla kisellager är redan färdigfabricerade, och kundanpassningen görs endast i de översta fem metallagren. På så vis minskar man kostnad såväl som utvecklingstid jämfört med att utveckla en standardcell från scratch. å andra sidan blir kretsarna lite större och lite långsammare.
LSI planerar att introducera ytterligare medlemmar för andra tillämpningar.