About / Advertise
Den tredje generationen FPGA-kretsar i Virtexserien från Xilinx kommer att lanseras i flera varianter, optimerade för olika tillämpningsområden.Det blir möjligt på grund av företagets nya "metaarkitektur", flexibel nog att låta företaget fylla kretsarna med innehåll efter behov.
Den som idag behöver en FPGA med mycket logik tvingas samtidigt också köpa mängder av processorkraft, minne och kommunikationsmöjligheter. Den som vill lägga in hårda IP-block tvingas också ofta gå upp i storlek. Kretsarna är helt enkelt inte optimerade för olika tillämpningar.Nästa generation Virtexkretsar från Xilinx ska råda bot på dessa problem. De ska bygga på en helt ny arkitektur kallad ASMBL (uttalas som "assemble"), bestående av en matris med ett antal kolumner. Varje kolumn kan fyllas av exempelvis logikgrindar, processorer, hårda IP-block, kommunikationskretsar, minne eller något annat.
- ASMBL är en metaarkitektur som ger oss möjlighet att ta fram många olika plattformar från samma grundkonstruktion. Det är det mest radikala arkitekturskiftet i FPGA-kretsarnas 20-åriga historia, säger Xilinx marknadschef Sandeep Vij.
De största kretsarna får över en miljard transistorer - mer än dubbelt så många som dagens värstingar Virtex-II Pro. Enligt Vij innebär arkitekturen att bara några få procent av transistorerna går åt till overhead.
Kretsarna ska säljas till en kostnad som för givna prestanda motsvarar en tiondel av dagens pris. De levereras i flipchipkapsling, vilket är nödvändigt för att leda bort värmen och för att spänning och jord ska kunna distribueras utan allt-för stort spänningsfall. Processen använder mellan 10 och 15 metalllager, där processorkärnor och annan hård IP kan läggas inbäddade i de fyra understa.
De första exemplaren ska levereras till sommaren.
Adam Edström
