En kvarts miljon programmerbara grindar

Programmerbara kretsar med en kvarts miljon grindar. Det är vad Xilinx tänker börja sälja i vår. Och lagom till julhandeln nästa år kommer miljongrinds-FPGAn.

De programmerbara kretsarna gör allt allvarligare attacker mot grindmatriserna. Xilinx lanserar nu en helt ny arkitektur där den första kretsen, som börjar säljas under våren, kommer att ha 250 000 systemgrindar, klockas i 100 MHz och ha 316 in- och utgångar.

Virtex, som familjen döpts till efter att internt ha gått under kodnamnet Denali (för övrigt ett av Alaskas högsta berg), kommer till en början att bestå av ett tiotal kretsar, i storlekar mellan 50 000 och en miljon grindar.

Miljongrindskretsen ska enligt planen komma i slutet av nästa år. Redan från början erbjuds internhastigheter över 100 MHz, medan antalet in- och utgångar stadigt kommer att öka till 726, vilket gör att kapslarna förmodligen kommer att få nästan 1 000 ben.

Metodik från asicvärlden

De system som Xilinx tänker sig att användarna ska integrera på de nya kretsarna omfattar funktioner som DSP, PCI, minnen och logik. Konstruktioner av den här digniteten kräver naturligvis både verktyg och metodik hämtad från asicvärlden. Xilinx har därför från början försäkrat sig om stöd i form av syntesverktyg från Synplicity, Exemplar, Synopsys och dess dotterbolag Viewlogic.

Från asicvärlden har man också hämtat byggblockstänkandet. Förutom företagets egna lösning för inbyggda SRAM, kallad Select RAM - samma som i den tidigare serien XC4000 - kommer användarna att få tillgång till allt från små multiplikatorer till processorkärnor, DSP-kärnor, Sonet-funktioner, med mera. Än vill Xilinx inte presentera någon lista över de byggblock som kommer att stå till förfogande när kretsarna når marknaden, men man säger utan att nämna några namn att flera av betaanvändarna sysslar just med byggblock och kärnor.

Mer predikterbar arkitektur

Den nya arkitekturen lämpar sig också bättre än de tidigare för syntes och har också bättre predikterbarhet, alltså möjlighet att före syntes förutse i vilken mån tidskraven kommer att uppfyllas. Enligt produktchefen Bruce Jorgens har syntesverktygen lättare att uppfylla timingkrav i denna arkitektur, eftersom det inte spelar lika stor roll hur långt ifrån varandra olika delelement hamnar. Fördröjningarna är linjärt beroende av avståndet, inte exponentiellt som i tidigare kretsar.

In- och utgångarna har krävt särskild omtanke. Snabbhet är naturligtvis primärt, och kretsarna kan exempelvis direkt kopplas till 133 MHz DRAM eller hantera Sondet-dataströmmar på 155 MHz eller 66 MHz PCI-bussar. För dessa gränssnitt finns färdiga byggblock.

Enligt Xilinx räcker dessa kretsars prestanda långt. Företaget hänvisar till en undersökning av de grindmatriskonstruktioner som påbörjats under 1997, och menar att Virtex-serien skulle klara kraven för 95 procent av dessa, oavsett om man mäter storlek eller hastighet.

Huruvida man är konkurrenskraftig vad gäller kostnader är i dagsläget svårt att avgöra. Priset är ännu inte fastställt, men kommer enligt Jorgens att till en början ligga mellan 300 och 400 dollar per krets i små kvantiteter. Det är naturligtvis dyrare per styck än klassiska grindmatriser. Priserna kommer dock troligen att sjunka ganska snabbt, och vid högre volymer finns ju möjligheten att låta Xilinx hårdvira kretsarna i stället, vilket får ner styckepriset.

Nämnas bör att Xilinx ärkekonkurrent Altera också lanserade en ny arkitektur nyligen, se Elektroniktidningen nr 18/97.

Adam Edström