About / Advertise
Det var ont om egentliga produktnyheter på Date, men ur strömmen av pressmeddelanden har vi i alla fall vaskat fram ett par.
Summit Design visade simulering och verifiering på systemnivå med hjälp av Visual ESC och System Architect. Verktygen kan simulera programkoden på instruktionsnivå och producera statistik över sådant som kodtäckning och fördröjningar vid avbrott, samtidigt som de simulerar den underliggande hårdvaran.Verifiering var huvudtemat även för Synopsys som ska skriva en manual tillsammans med processorleverantören ARM om verifiering i System Verilog. Den ska beskriva lämpliga metoder och verktyg för funktionsverifiering av systemkretsar, och Synopsys metodchef John Goodenough uttryckte förhoppningen att den även skulle fungera som referensverk för alla som behöver verifiera inköpta IP-block. En första version av manualen ska vara färdig till Dac-mässan i juni.
Mosys har utökat sitt sortiment av minnesblock med 6T-SRAM som konstruerats för att minimera läckströmmar. Enligt Mosys har man lyckats halvera läckströmmarna jämfört med konkurrerande leverantörer. Som tillägg finns också möjligheten att utöka minnesblocket med extra paritetsbitar så att det automatiskt kan rätta enstaka bitfel.
En egen processor kan man konstruera med den nya versionen av Lisatek från Coware. Tidigare versioner av Lisatek har kunnat generera en instruktionsnivåsimulator för en processor som definierats i det egna språket Lisa, men numera kan verktyget även skapa en syntesfärdig beskrivning av processorn i endera Verilog, VHDL eller SystemC. För säkerhets skull genereras även en C-kompilator och andra programmeringsverktyg för den sålunda nykonstruerade processorn.
Tera Systems slog sig samman med IBM och LSI Logic för att demonstrera ett konstruktionsflöde där konstruktören lämnar över RTL-kod till asictillverkaren som tar hand om syntesarbetet.
Lennart Pettersson
