About / Advertise
Siemens har spenderat fem år på att göra om arkitekturen i sitt hårdvarubaserade emulerings- och verifieringssystem Veloce CE som nu klarar asicar upp till 40 miljarder grindar plus firmware och tidig utveckling av mjukvara.
– Vi har ändrat designen avsevärt med nya hårdvaru- och mjukvaruarkitekturer, säger Jean-Marie Brunet på Siemens EDA och fortsätter:
– Även om vi hör att Moores lag är död så är det inte så. Många kunder går mot mycket avancerade noder och 3D eller 2,5D och chiplets och […] dessa har ett enormt behov av emulering och prototypframtagning. Det håller på att bli den enda plattformen som kan verifiera konstruktionerna och detta ligger bakom förändringen av arkitekturen.
Borta är burkarna, nu är det serverblad som gäller. Dessa grupperas i enheter om fyra och placeras i rack. Lösningen kommer i tre varianter som går att skala upp till 256 blad.
Den har också lägre strömförbrukning och kan användas i datacenter med luftkylda gångar.
Veloce Strato CS används för asicutveckling. Det baseras på Siemens egenutvecklade chip kallat Crystal X som tillverkas hos Samsung i en 7 nm-process. Föregångaren tillverkades i en 28 nm-process. Processbytet i kombination med andra förbättringar medför en prestandaökning på fem gånger både vad gäller genomströmning och debughastighet.
Crystal X ger inte bara bättre prestanda utan sänker också strömförbrukningen så mycket att det räcker med luftkylning.
För avlusning av firmvare och mjukvara finns Veloce Primo CS. Här används en FPGA från AMD, VP1902 ur Versalfamiljen.
– Den tillverkas i samma processnod som Crystal CS så vi har slutit processgapet.
Enligt Siemens har Veloce Primo CS upp till fem gånger bättre prestanda än föregångaren.
Den tredje nyheten är Veloce proFPGA CS som riktar sig till utvecklare av systemprogramvara. Den använder sig av ett annat format på serverbladen men nyttjar samma FPGA från AMD, VP1902. Och är även den skalbar upp till 256 blad vilket räcker till drygt 40 miljarder grindar.
