About / Advertise
Spansion har tagit sig en rejäl funderare på hur flashminnesarkitekturen bör se ut i framtida mobiler. Resultatet är spännande. Framöver ska företaget kombinera sina tre flasharkitekturer på samma chips.
Allt på ett enda kisel. Så målas framtidsvisionen för minnet i mobiltelefoner upp just nu. Spansion är med och leder utvecklingen med sin nybakade minnesarkitektur MirrorBit Eclipse.MirrorBit från Spansion MirrorBit NOR är Spansions egna NOR-arkitektur som lagrar två bitar per minnescell. Till skillnad mot konkurrerande lösningar lagrar Mirrorbit de två bitarna på olika ställen i minnescellen och inte som separata spänningsnivåer. Quad-varianten lagrar fyra bitar per cell. De två extra bitarna åstadkommer man genom att dela upp de två bitarna i Mirrorbit-arkitekturen i fyra olika spänningsnivåer. Ornand är slutligen Spansions NAND- alternativ: ett NOR med NAND-gränssnitt. |
– Ja, det är hög tid att sudda ut gränsen mellan NAND och NOR. Istället handlar det om att se till att en produkt är rätt vid en viss tidpunkt, säger Patrick Le Bihan som är ansvarig för den nya produkten.
Arkitekturen som Spansion filar på ska blanda MirrorBit NOR, MirrorBit Ornand samt MirrorBit Quad på samma kisel. Det betyder att samma kisel kombinerar NOR och NAND, samtidigt som NOR-delen kan utnyttjas att lagra två alternativt fyra bitar per minnescell.
– Materialkostnaden för minneslösningen i en mobil kan minska med upp till 30 procent med vår enchipslösning. Samtidigt minskar energiförbrukningen ordentligt, säger Patrick Le Bihan.
Planen är att de första produkterna ska se dagens ljus under årets tredje kvartal, med volymproduktion i början av år 2008. Till en början handlar det om Eclipse-lösningar tillverkade i 65 nm som lagrar två bitar per cell. Det handlar om minnestorlekar på 512 Mbit, 1 Gbit och 2 Gbit.
En andra generation, tillverkad i 45 nm, är planerad till nästa år. Under nästa år kommer dessutom de första Eclips-produkter som blandar minnesceller som lagrar två respektive fyra bitar. De ska tillverkas i 45 nm och börjar volymproduceras när Spansion fått rejäl fart på sin 45 nm-tillverkning, i början på år 2009.
– När vi adderar vår Quad-teknik kommer minnesstorleken åtminstone att dubbleras, säger Patrick Le Bihan.
Den nya arkitekturen tillåter konstruktörer att segmentera det tillgängliga minnet och bestämma karaktären på det. Det är dessutom möjligt att använda Eclipse mer effektivt genom att låta operativsystemet märka filer med data eller kod och utifrån informationen skyffla informationen till den mest lämpade delen av minnet.
– Data som ändras ofta sparas bäst i områden som lagrar två bitar per cell, medan favoritmusik och bilder som man vill spara länge kan lagras i områden med fyra bitar per cell, säger Patrick Le Bihan.
Anledningen till detta är att de celler som kan lagra fyra bitar kan skrivas betydligt färre gånger än den som lagrar färre bitar. Exakt hur många gånger Spansions Quad-minnen kan skrivas är ännu inte officiellt, men det handlar om ett eller ett par hundra gånger.
Enligt Spansion ska Eclipse på sikt kunna skalas till 32 nm, utan att arkitekturen behöver förändras.
