About / Advertise
En av de FPGA-kretsar som Xilinx lanserar nästa år ska klara DSP-prestanda på fascinerande 600 miljarder (!) operationer per sekund. Samtidigt förbättrar man DSP-verktygen.
Att FPGA-kretsar tack vare sin parallella struktur gör sig utmärkt för DSP-tillämpningar har påpekats förr, senast i Elektroniktidningen nummer 17. Och enligt FPGA-jätten Xilinx används redan var fjärde FPGA-krets för någon form av digital signalbehandling.
Att företaget därför nu lanserar kretsar och verktyg särskilt avsedda för DSP-tillämpningar är därför inte särskilt konstigt. Det intressanta är att dessa kretsar redan slår konventionella DSP-er med hästlängder, och att skillnaden spås öka snabbt under de kommande åren.
- Konventionella DSP-er, som har von Neumann-arkitektur och arbetar seriellt, kan som mest nå kring 4,4 miljarder MAC-operationer per sekund. Redan idag klarar våra FPGA-er 128 miljarder, och tidigt nästa år lanserar vi Virtex II som ska klara 600 miljarder Mac-operationer per sekund, säger Sandeep Vij, marknadschef på Xilinx.
I planen fram till 2004 finns kretsar som ska klara över 2 000 miljarder sådana operationer.
Förutom de fascinerande prestandasiffrorna lockar FPGA-erna även med flexibilitet och möjlighet att få in andra funktioner än de DSP-relaterade i kretsarna. Dessutom gäller de klassiska FPGA-fördelarna som snabb utvecklingstid och låga inträdeskostnader förstås även för DSP-tillämpningar.
Koppling till Simulink
Den som vill använda FPGA-er för DSP-ändamål har dock hittills fått dras med tämligen undermåligt verktygsstöd.
DSP-världens verktyg för algoritmutveckling har inte haft särskilt starka kopplingar till FPGA-världens program för syntes och simulering, något Xilinx försöker åtgärda genom initiativet Xtreme DSP. Där ingår bland annat företaget Mathworks, vars program Simulink är väl spritt bland DSP-utvecklare.
Tack vare ett program kallat System Generator kan numera utdata från Simulink fås i ett format beskrivet som "VHDL-vänligt". Det är inte direkt syntetiserbart, men steget från algoritm till FPGA har åtminstone kortats ner.
Xilinx har också tagit fram en filtergenerator, som kan optimera implementationen av ett filter avseende på snabbhet, kiselyta eller strömförbrukning.
I nästa steg - tidigast år 2002 - kommer man att ta fram stöd för direkt konstruktion av hårdvaran från C++ och Java, samt bättre hjälpmedel för uppdelning och samsimulering mellan hård- och programvara.
Att företaget därför nu lanserar kretsar och verktyg särskilt avsedda för DSP-tillämpningar är därför inte särskilt konstigt. Det intressanta är att dessa kretsar redan slår konventionella DSP-er med hästlängder, och att skillnaden spås öka snabbt under de kommande åren.
- Konventionella DSP-er, som har von Neumann-arkitektur och arbetar seriellt, kan som mest nå kring 4,4 miljarder MAC-operationer per sekund. Redan idag klarar våra FPGA-er 128 miljarder, och tidigt nästa år lanserar vi Virtex II som ska klara 600 miljarder Mac-operationer per sekund, säger Sandeep Vij, marknadschef på Xilinx.
I planen fram till 2004 finns kretsar som ska klara över 2 000 miljarder sådana operationer.
Förutom de fascinerande prestandasiffrorna lockar FPGA-erna även med flexibilitet och möjlighet att få in andra funktioner än de DSP-relaterade i kretsarna. Dessutom gäller de klassiska FPGA-fördelarna som snabb utvecklingstid och låga inträdeskostnader förstås även för DSP-tillämpningar.
Koppling till Simulink
Den som vill använda FPGA-er för DSP-ändamål har dock hittills fått dras med tämligen undermåligt verktygsstöd.
DSP-världens verktyg för algoritmutveckling har inte haft särskilt starka kopplingar till FPGA-världens program för syntes och simulering, något Xilinx försöker åtgärda genom initiativet Xtreme DSP. Där ingår bland annat företaget Mathworks, vars program Simulink är väl spritt bland DSP-utvecklare.
Tack vare ett program kallat System Generator kan numera utdata från Simulink fås i ett format beskrivet som "VHDL-vänligt". Det är inte direkt syntetiserbart, men steget från algoritm till FPGA har åtminstone kortats ner.
Xilinx har också tagit fram en filtergenerator, som kan optimera implementationen av ett filter avseende på snabbhet, kiselyta eller strömförbrukning.
I nästa steg - tidigast år 2002 - kommer man att ta fram stöd för direkt konstruktion av hårdvaran från C++ och Java, samt bättre hjälpmedel för uppdelning och samsimulering mellan hård- och programvara.
Adam Edström
