Brittiska Ensilica ska använda tjeckiska Codasips Risc V-cpu-familj 700 i kvantsäkra mikrokontrollrar. 700-familjen använder minnessäkerhetstekniken Cheri.
Mikrokontrollrarna, både 32- och ...
TÜV SÜD har certifierat två Risc V-CPU:er från tjeckiska Codasip till personsäkerhetsstandarden ISO 26262. Det betyder att de är godkända att användas i säkerhetskritiska fordonssystem. De uppfyller dessut ...
Codasip – en tidig kommersiell europeisk Risc V-IP-utvecklare – är till salu. Den eventuella affären ska vara gjord innan oktober.
Codasips portfölj beskrivs som ”i stort sett färdigutvecklad”. Den ...
Tjeckiska Codasip fortsätter sin satsning på minnestekniken Cheri och lanserar utvecklingssatsen Prime för att hjälpa dig utveckla Cherihårdvara och -mjukvara.
Chiptekniken Ch ...
... uder exempelvis flera RISC-V-kärnor för integration i FPGA:er och ASIC:ar. Dessa cores är i första hand avsedda för embeddedapplikationer med låga till medelhöga prestandakrav. Kompilatorn Clang kan gene ...
Tjeckiska Risc V-veteranen Codasip presenterar en ny medlem processorfamiljen 700. Den heter L730 och är avsedd för fordonsindustrin.
Den stöder fordonsstandarderna ISO 21434- oc ...
... s att peka på minnesceller med känslig kod eller data.
Bland medlemmarna hittar vi Cambridgeuniversitet – där tekniken uppfanns – och tjeckiska Codasip som var först att stödja tekniken i ett kommer ...
Femtio procent mer prestanda per watt än liknande kärnor på marknaden, skryter tjeckiska Codasip om L100 – en 32-bitars Risc V-kärna. Och om inte det räcker kan du anpassa den vidare i Codal.
L100 är ...
EMBEDDED WORLD Tjeckiska Codasip är först att kommersiellt erbjuda minnesskyddstekniken ”Cheri”. För detta får Codasip inbyggnadsmässans pris i kategorin Safety and Security.
Säkerhetshål som ...
... a versioner kan härledas via konfigurering och anpassning till specifika användningsområden.
Som Codasip beskriver det kommer det att finnas ett antal standardutföranden av 700 ...
Indiska Smart DV ska leverera periferi-IP som är validerad med Risc V-kärnor från tjeckiska Codasip – och du kan teckna gemensam licens för alltihop.
Det finns kompletta Risc V-processorer hos Co ...
... gemensam satsning mellan Chalmers tekniska högskola, Lunds universitet, Acconeer, Axis, Codasip, Ericsson, Saab och Qamcom med stöd av Globalfoundries, ST Microelectronics och Cadence. Pengarna kommer ...
... niversitet deltar följande företag från start: Acconeer, Axis, Ericsson, Qamcom, Saab, Codasip, Globalfoundries, ST Microelectronics och Cadence. Centrumet är det första i SSF:s stora satsning på mångvet ...
... r asic. Ett par dussin företag hade bidragit med kod och verktyg, senast Ceva i december och tidigare bland annat Sifive, Cadence, Codasip, Fraunhofer, Imperas, Mips, Siemens och ST Microelectr ...
... x, Free RTOS och Zephyr.
En hel drös med pressmeddelanden från ekosystemet runt RIsc V landade i inkorgen i natt, med avsändare som Sifive, Cadence, Codasip, Fraunhofer, Imper ...
... gjort sig ett namn inom RISC-V, speciellt med fokus på att smidigt kunna lägga till applikationsspecifika extrainstruktioner. De är nya inom fordonsindustrin men har nyligen värvat Imaginations tidigare f ...
... mer nu även stöd för 64 bitar.
Stödet inkluderar processorkärnor signerade Andes, Codasip, Microchip, Nuclei och Sifive.
Hur vanligt är det med 64-bitare i inbyggda system nuförtiden?
–&nbs ...
Tjeckiska Codasip har trimmat sin svit av 64-bitars Linux-cpu:er på Risc V – nu är de dual isssue. Företaget utvecklar IP-kärnor för integrering i systemkretsar.
Codasip hade utlovat nya ver ...
Tjeckiska Codasip meddelar att det konstruerat ytterligare tre stycken Risc V-kärnor som kör Linux: A70XP, A70X MP samt A70XP MP. Samtliga är 64-bitare.
En fy ...
... e, en organisation för öppen hårdvara. Tjeckiska Codasip erbjuder kommersiell support runt Swerv och Swervolf.
Swervolf skapades på pakethanteraren FuseSoC – ett äldre projekt med Olof Kindgren som ...
About / Advertise 
