About / Advertise
Vid 45 nm krävs helt ny transistorarkitektur, säger Imecs Hugo De Man
Den klassiska CMOS-tekniken står inför många utmaningar när geometrierna krymper ner under 45 nm. Men nanotekiken kan göra att Moores lag överlever den klassiska CMOS-processen.
Den klassiska CMOS-tekniken står inför många utmaningar när geometrierna krymper ner under 45 nm. Men nanotekiken kan göra att Moores lag överlever den klassiska CMOS-processen.
- Tyvärr är de glada dagarna över när man kunde skala tillverkningsprocessen och automatiskt få högre klockhastighet, fler funktioner och lägre effektförbrukning. Det upphörde vid en halv mikrometer, säger Hugo De Man.
Han var med och grundade det belgiska forskningsinstitutet Imec 1984 och är idag professor på Katholieke Universiteit i Leuven, där även Imec finns.
- Kretsar på nanonivå kräver helt nya angreppssätt. Transistorerna läcker och man vet inte längre vad som är en etta eller en nolla.
För att komma vidare räcker det inte med att följa Moores lag, att fördubbla antalet transistorer på en given yta var artonde månad.
- Vi behöver både ha "More of Moore" och "More than Moore", säger Hugo De Man.
Med det senare uttrycket menar han att man måste ta till nya konstruktionssätt för att Moores lag ska hålla, som att kombinera CMOS med mikromekanik eller optiska och passiva komponenter. Men det kommer också att behövas nya material eller tredimensionella byggsätt.
Ett konkret exempel på hur "More than Moore" kan se ut är Philips multimediaplattform Nexperia. Den har en Mips-processor som styr 60 hjälpprocessorer plus två programmerbara vliw-baserade processorer.
- Genom att använda flera långsammare processer istället för en snabb kan man sänka effektförbrukningen men ändå får samma prestanda.
Metoden ger dock problem med bussarna som inte låter sig skalas. Överföringen av data till minnet måste också minimeras för att hålla nere effektförbrukningen.
Konstruktörerna kommer därför tvingas ge upp tanken på att hela kretsen arbetar synkront. Istället får man dela upp den i mindre synkrona block som är förbundna med en bussliknande struktur där routrar styr trafiken, enligt Hugo De Mans vision.
- Sedan kan minnet läggas ovanpå processorkretsen med ett tredimensionellt byggsätt.
I den andra änden av skalan finns transistorerna som blir allt mindre och samtidigt läcker allt mer energi.
- Dessutom minska matningsspänningen vilket ger mindre manöverutrymme, förbindningarna spelar förstafiolen och utbytet minskar eftersom transistorerna inte längre uppför sig som tidigare.
- Bland annat går variationerna i gatefördröjning upp vid 65 nm. Vi behöver därför en helt ny transistorarkitektur vid 45 nm. En kandidat är FinFET-transistorn.
I en FinFET-transistor finns minst två styren (gate), placerade bredvid kanalen. Namnet kommer av engelskans "fin" som betyder fena.
- För att klara allt det här krävs
det att vi samlar resurserna i internationella samarbetsprojekt, säger Hugo De Man.
Per Henricsson
