About / Advertise
Celoxica tar konstruktioner i Handel C hela vägen till FPGA
Bättre samkonstruktion mellan hårdvara och programvara är inte enda fördelen - det blir dessutom snabbare och strömsnålare, hävdar Celoxica.
Att konstruera elektronik med programmeringsspråket C är en idé vars verktyg nu börjar få några år på nacken. Men trots att flera tillverkare satsat hårt på verktygsutvecklingen ses C-baserad konstruktion alltjämt som något lite udda.Bättre samkonstruktion mellan hårdvara och programvara är inte enda fördelen - det blir dessutom snabbare och strömsnålare, hävdar Celoxica.
En som dock fastnat för C är Kjell Torkelsson, en Ericssonveteran som sedan ett knappt år tillbaka är teknikchef på brittiska Celoxica, som gör verktyg för C-varianten Handel C.
- Det här är precis vad jag drömde om på Ericsson. Jag försökte ta fram något liknande själv, men det här är mycket bättre än mina visioner då, säger han.
Poängen med Handel C är att det i princip är vanlig Ansi-C med tillägg för sådant som inte finns i programvara utan är specifikt för hårdvara - timing, parallellism, bussbredd och resursallokering. Eftersom programvara och hårdvara beskrivs i samma språk behöver man inte avgöra vad som ska realiseras på det ena eller andra sättet förrän sent i arbetet.
C-verktygen kritiseras ibland för att ge sämre konstruktioner och resultera i längre kod. Men det håller inte Kjell Torkelsson med om.
- Våra erfarenheter är tvärtom att konstruktionerna blir mycket snabbare, betydligt strömsnålare och att beskrivningarna blir kortare, säger han.
På Date lättade han på förlåten till nästa version av företagets program, kallad DK1.1. Det är gjort för FPGA-konstruktion och täcker hela flödet från Handel C till färdiga system i programmerbara kretsar, inklusive inmatning, simulering och syntes. Bland nyheterna märks bättre möjlighet till blandning av Handel C och C++, bättre analysmöjligheter, bättre VHDL-utdata samt stöd för Alteras Excaliburkretsar och Xilinx Virtex II Pro. Dessutom har man infört stöd för Actelkretsar och
utdata i Verilog.
- Simuleringen går också 100 gånger fortare än tidigare, säger Kjell Torkelsson och poängterar att den minsann inte var särskilt långsam förut.
Adam Edström
