About / Advertise
Genom att slipa ner baksidan av kiselwafern tills bara 20 µm av tjockleken återstår, halveras substratresistansen vilket i sin tur minskar effektförlusterna i kraftkomponenterna med 15 procent. Infineon säger sig vara först med tekniken i en 300 mm-process.
20 µm är ungefär hälften av dagens normala tjocklek för kiselwafers till kraftkomponenter, som ligger mellan 40 och 60 µm.
Att slipa baksidan på den färdigprocessade wafern är i sig inte nytt. Det knepiga är att hantera den när transistorerna på ovansidan, vertikala Trench MOSFET:ar, är mer än 20 µm höga, och att sedan hantera skivan och dela upp den i komponenter, utan att den går sönder.
Infineon säger sig ha kvalificerat den patenterade tekniken och vara redo för volymproduktion. De första kunderna har redan fått komponenter i form av DCDC-omvandlare under varumärket Integrated Smart Power Stages.
Tillämpningarna är bland annat kraftmatning till AI-acceleratorer I datacenter, konsumentprodukter, motorstyrning och mycket annat.
