Kisel på isolator, kopparledare, dielektrikum eller ledare på höjden? Strategierna varierar mellan olika halvledartillverkare.

En sak är dock säker: generationsskiftet från 0,18 till 0,15 eller 0,13 μm blir ett av de mest avgörande i industrins historia.


I år är året då alla större mikroprocessortillverkare kommer att införa 0,18 μm i sina fabriker. Det steget väntas inte orsaka några större problem eftersom i stort sett samma procedurer och utrustning kan användas som i en 0,25 μm- process.

Betydligt mer komplicerat blir klivet över till nästa processgeneration. En 0,15- eller 0,13 μm-process ger nämligen långsammare kretsar än äldre processgenerationer om man inte minskar ledarnas kapacitans och resistans.

Konsekvensen blir att nya material måste införas i halvledarprocessen senast vid övergången till 0,13 μm-geometrier. Eller inom två år då de flesta mikroprocessortillverkare flaggar för att dra igång prototyptillverkning i 0,13 μm.

Mikroprocessorföretagen måste lösa problemen själva. Svunnen är den tid då minnesfabrikanterna drev processtekniken framåt - numera är det Intel, IBM, Motorola och de andra stora processorhusen som ligger i frontlinjen.



Dielektrikum given väg


Den minst omdiskuterade vägen för att förbättra kiselprocessen är att införa ett dielektriskt material med lägre k-värde än dagens kiseldioxid, vars k-värde ligger nära fyra. K-värdet är proportionellt mot ledarnas kapacitans, varför fördröjningen minskar om k minskar.

Ett annat knep är att införa ledarmaterial med lägre resistans än dagens aluminiumledare, eftersom en lägre resistans ger kortare fördröjning. Idealet vore resistanslösa supraledare och luftbryggor med k-värdet ett. Men eftersom detta inte är realistiskt lär det bli koppar som utmanar aluminium framöver, medan ett dielektrikum med k-värde kring tre är tänkbart på kort sikt.

Skärskådar man processortillverkarnas aktivitet under det senaste året är det utan tvekan IBM som visat mest aggressiv och innovativ processutveckling. Steget till kopparledningar tog IBM för mer än ett år sedan, och i höstas stack företaget ut hakan genom att hävda att kisel-på-isolatortekniken, silicon-on- insulator (SOI), är mogen för ett kommersiellt genombrott efter mer än 15 års utvecklingsarbete. Attraktionskraften hos SOI bottnar i att tekniken minskar transistorns kapacitans. Då ökar hastigheten och effektförbrukningen minskar.

- Vår SOI-process minskar fördröjningen genom grindarna med

20 - 35 procent jämfört med bulk CMOS. Konstruerar man med hänsyn till SOI kan prestanda öka med över 50 procent, säger Aidan Kelly som är ansvarig för IBMs europeiska designcenter i Genève.



Kisel på isolator effektsnålare


Ytterligare ett argument för SOI är att en låg substratdopning ger mycket lågt brus. Därmed minskar transistorns tröskelspänning, varvid matningsspänningen kan skruvas ner rejält.

- En SOI-krets drar två till tre gånger lägre effekt jämfört med en traditionell CMOS-krets med samma prestanda.

Det inbyggda isolerskiktet underlättar också kombinationen av radiokretsar och digitala kretsar på samma chips, samtidigt som förlusterna hos RF-delen minskar. Inte heller behöver man oroa sig för latch-up i SOI eftersom n- och p- transistorerna är helt isolerade från varandra. Latch-up innebär att en oönskad transistorstruktur uppstår i CMOS. Parasittransistorerna kan uppträda som en tyristor och därmed tända och kortsluta matningsspänningen.

Men även om superlativen gärna haglar när man talar om SOI så har tekniken också sina avigsidor.

- Timingen i ledarna brottas vi med hela tiden, säger Aidan Kelly.

Det är hystereseffekter som gör att timingen blir sämre i SOI jämfört med traditionell CMOS. Det beror på att transistorkroppen, alltså substratet direkt under gaten, är isolerad och dess spänning därmed flytande. Konsekvensen blir att transistorkroppens potential kan variera med insignalen varvid transistorhastigheten driver. IBM har emellertid lyckats få in hysteres i designmodellerna, så att man slipper timingproblem även i stora kretsar med många grindar.

Ytterligare en hake är att när man sänker tröskelspänningen så ökar läckströmmen proportionellt. SOI fungerar mycket bra i aktivt läge. I tillämpningar med långa stunder av passivt läge, exempelvis mobiltelefoner, måste man ta speciell hänsyn till läckströmmen.

Alla dessa frågetecken har gjort att mikroprocessorgiganten Intel är negativ, dock inte dogmatisk, till SOI. På kort sikt anser företaget att tekniken är för dyr. På längre sikt, med fortsatt nedskalning, tror företaget att kapacitansen i traditionell CMOS kommer att stå för en allt mindre del av totalfördröjningen.



Intel avvaktar


- Vi ser inte när eller om vi kommer att införa SOI-tekniken. Den ger inte tillräcklig prestandaökning för att vara intressant i volymproduktion idag, säger Pierre Mirjolet, arkitekturexpert på Intel.

Intel anser också att den flytande potentialen hos transistorkroppen kan försvåra framtida processkalning; en åsikt som IBM inte ställer upp på. Aidan Kelly menar att Intel har förbättrat prestanda och minskat effekten med sin SOI- teknik, jämfört med sin bulk CMOS, men att IBM har lyckats åstadkomma bättre processutfall med sin SOI-teknik.

- Vi har lyckats få ner defekterna i kislet och därmed kostnaden till en mycket låg nivå. Idag ger SOI 5 procents kostnadsökning på wafernivå och 10 procent på chipsnivå, men vi har indikationer på ännu bättre resultat framöver, säger Aidan Kelly.

För att förstå Intels resonemang måste man inse att företaget sitter i en helt annan sits än IBM. Intel måste klara att producera oerhört stora mängder processorer till ett lågt pris. En uppgift som går stick i stäv med innovationsanda. Volymbehovet är också ett skäl till att man undvikit koppar i sin kommande 0,18 μm-generation. Det finns nämligen inte tillräckligt med produktionsutrustning för att klara Intels behov.

- Våra första processorer med kopparledare kommer tidigast om två år, när vi övergår till 0,13 μm-produktion, säger Pierre Mirjolet.

Istället har Intel i sin 0,18 μm-process infört aluminiumledningar som är dubbelt så höga som IBMs kopparledningar. På så sätt får ledningarna samma resistivitet. Intel har dessutom övergått till ett dielektrikum som reducerar kapacitansen med 15 procent.

När IBM kommer med ett nytt dielektrikum är ännu inte riktigt klart. Troligtvis blir det redan i år i den kommande 0,18 μm-processen.

- Vi har blivit anklagade för att inte göra något åt k-värdet, men vi har väntat på att få vår kopparprocess färdig först. Vi har inte velat göra jobbet två gånger, säger Aidan Kelly.

Ledare och dielektrikum hänger nämligen ihop som ler och långhalm. Byter man det ena, måste även det andra bytas ut.

Anna Wennberg