Philips Semiconductors har utvecklat en kisel-på-isolator-process som klarar spänningar på upp till 650 V.

Därmed är det möjligt att tillverka kommersiella systemkretsar som kan blanda högeffektskomponenter med standardlogik och linjära funktioner.


- Vår nya process är den första i världen som kan handskas med höga nätspänningar och samtidigt integrera styrlogik samt analoga funktioner. Allt till en låg kostnad, säger Leo Warmerdam, marknadschef för krafthalvledare på Philips Semiconductors.

Framgången för Philips är resultatet efter en tids intensiv satsning på kisel- på-isolatorteknik, eller SOI (silicon-on-insulator) som tekniken också kallas. Redan vid årsskiftet kunde företaget avslöja detaljer kring sin allra första SOI-process; en process som klarar upp till 60 V. Och nu - bara ett drygt halvår senare - är det dags att introducera en process som klarar imponerande 650 V.

- Planen är att tillverka kretsar i den nya processen till vissa pilotkunder mot slutet av året. De första standardkretsarna kommer i början på nästa år, säger Leo Warmerdam.

Förmodligen blir den första standardkretsen en integrerad lösning för energisparlampor som gör att dessa i framtiden kan göras lika små som vanliga glödlampor.

Extremt tunt kisellager


Traditionellt har krafthalvledare tillverkats med ett tjockt kisellager för att stå emot lavingenombrott (avalanche breakdown) vid höga spänningar. Tumregeln säger att den elektriska fältstyrkan inte får överskrida 15 volt per mikrometer. Det innebär exempelvis en 30 V-krets kräver ett 2 μm tjockt kisellager för att stå emot ett genombrott.

- I vår 60 V-process använder vi ett tjockt kisellager. Men tekniken är alldeles för dyr om man skall tillverka kommersiella produkter som klarar riktigt höga spänningar, säger Leo Warmerdam.

- Tidigare har därför liknande processer enbart använts i militära tilllämpningar

För att försöka komma runt problemet har forskarna på Philips istället provat att göra kisellagret så pass tunt att laddningsbärarna helt enkelt inte kan röra sig tillräckligt långt för att uppnå den energinivå som krävs för att skapa ett lavingenombrott. Kisellagret kan dock inte göras hur tunt som helst eftersom det krävs laddningsbärare för att den önskade strömmen skall kunna flyta genom kretsen. Slutresultatet är därför en process med ett 0,5 μm-tjockt kisellager som står emot en fältstyrka på hela 1 300 V/μm vid maximalt pålagd spänning.

Det tunna kisellagret ger emellertid inte bara en förhållandevis billig lösning, utan även en lösning med betydligt högre integrationsgrad jämfört med traditionell SOI-teknik baserad på tjockt kisellager.

- Ett tunt lager kan oxideras lokalt. Därmed kan man skapa isolerande kiseldioxidväggar runt individuella transistorer och komponenter, och då kan man packa effektkomponenter mycket tätt samtidigt som de kan varvas med lågvoltselektronik.

- Om kisellagret däremot är tjockt måste djupa diken (trenches) först etsas i det innan skiktet kan oxideras, säger Leo Warmerdam.

Kisel-på-isolatortekniken ger också fördelar jämfört med vanlig CMOS-teknik. Leo Warmerdam pekar på att tekniken reducerar parasitkapacitanserna, minskar läckströmmen samt ökar kislets packningsgrad. Parasitkapacitanserna gör i praktiken att switchfrekvensen hos högspända CMOS-transistorer reduceras till omkring 100 kHz, medan motsvarande transistorer i en SOI-process sägs klara frekvenser upp i MHz-området.

Ytterligare en fördel är att man inte behöver oroa sig för latch-up i SOI eftersom transistorerna är isolerade från varandra. Latch-up innebär att parasittransistorerna i en CMOS-process kan uppträda som en tyristor och tända samt kortsluta matningen.

Men trots en mängd fördelar finns det även bitar att förbättra hos processen.

- Vårt nästa steg är att utveckla en process som klarar än högre spänningar, över 700 V till att börja med. Vi arbetar även med att förbättra styrfunktionerna.

Genom att krympa geometrierna skall man dessutom kunna minska spänningsnivån i lågvoltsdelen på sikt.

- Idag tillverkar vi i en 1,5 μm-process. Första steget är att övergå till en 1,2 μm-process, därefter siktar vi på 1,0 μm och eventuellt också 0,8 μm.

Anna Wennberg