Avancerad effekthantering på kretskort – eller Advanced Power Managing (APM) som man ofta kallar det på engelska är en stor utmaning för många elektronikkonstruktörer idag.

När avancerad effekthantering krävs finns det inget enkelt svar på. Däremot är de flesta överens om att behovet inte i första hand styrs av hur många olika spänningar ett kretskort hanterar eller hur många olika kretsar det innehåller.

– Nej, det som styr är snarare vilken effektbudget man har och vilka värmebegränsningarna är. Om det finns massor av tillgängligt utrymme och det inte är något problem att bli av med värme så behövs inte avancerad effekthantering, menar Len Sherman, senior forskare på Maxim Integrated Products.

Som exempel på när skalfördelarna väger över tar han konsumentelektronik som ju ofta är beroende av både lång batteritid och liten storlek. Under mässan Mobile World Congress i Barcelona tidigare i år lanserade Maxim en liten krets, kallad Power SoC, som inte bara kan hantera strömförsörjningen och batteriladdningen i en mobil, utan även andra funktioner som klocka, ljud, peksensorer och olika gränssnitt.

Skapelsen tar bara upp 40 procent av ytan jämfört med om samma funktioner sköts av flera kretsar, hävdar Maxim. Samtidigt minskar strömförbrukningen markant.

Traditionellt har mycket av effekthanteringslösningarna drivits fram av mobiltelefonindustrin. Men medan mobilerna vill ha längre batteritid och mindre storlek, är mind-re värmeutveckling en mer betydande utmaning i större system.

– Ytterst är det verkningsgraden som är väsentlig att optimera, oberoende av tillämpning. Hög verkningsgrad ger också mer tillförlitliga system eftersom värmeförlusterna minskar. Det finns en tumregel som säger att om temperaturen höjs med tio grader så halveras medeltiden mellan felen (MTBF), säger Miro Adzan, marknadsansvarig på Texas Instruments i Europa för strömförsörjningslösningar.

Läsvärd e-guide I och med att allt fler kretsar ska in på mindre yta och avancerade digitala kretsar, som FPGA:er och processorer, matas med många spänningsnivåer ställs dagens konstruktörer inför svåra utmaningar när det gäller att spänningssätta ett kretskort. Lösningarna är utan tvekan många. Samtidigt är problemställningarna ofta ganska lika från fall till fall. Shyam Chandra – numera ansvarig för programmerbara mixed-signalkretsar på Lattice, men med erfarenhet från bland annat AMD och tidigare konstruktör av telekomutrustning hos Indian Telephone Industries – har skrivit en läsvärd guide med fokus på just power managementfunktioner på kretskortsnivå. Visst är skriften en introduktion till hur man kan använda Lattice flexibla kretsfamilj Power Manager II i en mängd olika sammanhang. Men den är också så mycket mer. Här – på de dryga 150 sidorna – går det att läsa om vad power management är och hur en typisk spänningsmatande arkitektur på ett kretskort kan se ut. Här tas också en mängd begrepp och funktioner upp med förklaringar på vad de innebär och i vissa fall vilka utmaningar de för med sig. Några exempel är reset generatorer och supervisors (watchdog timer), sekvensering av spänningsmatningen och hot-swap Boken ”Power 2 You” utkom i fjol och går att laddas ner gratis i pdf-format från Lattices hemsida.

Det finns flera metoder att minska värmeutvecklingen på ett kretskort. Vissa signalprocessorer, mikroprocessorer och grafikprocessorer, liksom andra kretsar, har vad man kallar en dynamisk kärna. Det betyder att kärnan vill ha hög matningsspänning när den kör för fullt, medan den kan klara sig med betydligt lägre spänning när den arbetar vid exempelvis hälften av sin fulla kapacitet.

För att hantera detta kan dynamisk spänningsskalning (Dynamic Voltage Scaling, DVS) användas. I princip går tekniken ut på att den kraftmatande kretsen får information om hur exempelvis en processor arbetar, och utifrån den informationen anpassas spänningsmatningen.

– Intelligenta effektsparande funktioner som DVS kommer att bli obligatoriskt i framtiden, säger Miro Adzan.

Samtidigt menar flera halvledartillverkare, bland andra Texas Instruments, National Semiconductor och Lattice, att dynamisk spänningsskalning med adaptiv teknik (Adaptiv Voltage Scaling, AVS) också kommer att börja introduceras allt mer framöver. AVS-teknik är mer avancerad, men också mer effektiv än DVS.

Till skillnad mot DVS har AVS en sluten återkoppling som i varje ögonblick tar hänsyn till temperatur- och processvariationer hos kretsen som ska spänningssättas. Tekniken kan därmed minska de negativa effekter som annars kan uppstå på grund av variationer i tillverkningen av exempelvis en processor eller FPGA. Samtidigt kräver den att man på något sätt kan mäta temperaturen i realtid hos den krets som ska matas. Enligt National Semiconductor, som ursprungligen ligger bakom AVS-tekniken, går det att spara upp till 45 procent av energin med AVS jämfört med då DVS används.

Gräver man djupare i behovet av avancerad effekthantering så är det tydligt att det finns annat än verkningsgraden som styr, även om det mesta i slutänden mynnar ut i en strävan att göra effektivare system.

En stor utmaning är att spänningssätta kort med flera olika avancerade kretsar såsom processorer, FPGA:er, minnen och asicar ombord. Dagens digitala kretsar tenderar att arbeta på allt lägre spänning, från omkring 1,1 V ända ner till 0,65 V. Det låga spänningen driver i sin tur upp strömmen, som i kärnan kan nå 20 A eller till och med högre.

– I och med att processnoderna krymper skruvas matningsspänningen ner, och det blir allt svårare att hålla spänningsnivåerna inom de angivna specifikationerna, säger Luca Cattaneo, teknikansvarig för Microsemi i Europa.

Typiskt idag är att tillåta en variation av matningsspänningen på ±5 procent. Om en krets matas med 1,0 V så får spänningen alltså maximalt variera med ±50 mV, oberoende om lastströmmen är 1 µA eller 10 A.

För att kunna möta de tuffa kraven behöver man ofta trimma spänningsmatningen med en så kallad trimming controller. Här höjer dock Shyam Chandra, ansvarig för mixed-signal-produkter på Lattice, ett varnande finger.

– Man måste vara mycket försiktig vid trimning. Jordpotentialen kan variera med 20 till 30 mV. För att kompensera för det felet måste man använda differentiell avkänning vid mätningen. Vi är den enda som gör differentiell-trimming, förutom Linear som också introducerat det nyligen. Alla andra använder en single-ended-lösning, säger Shyam Chandra.

Ytterligare utmaningar är att styra ordningen hur olika delar av en krets, säg en FPGA, börjar spänningmatas samt i vilken ordning kretsarna på ett kort ska komma igång. Sekvensieringen kan skötas på flera olika sätt, exempelvis via en DC/DC-omvandlare eller Mosfetar som styrs av en så kallad sequence controller.

För att hantera de krav som ställs på sekvensieringen av matningen, sköta resetsignaler, hålla uppsikt på fel som eventuellt uppstår och så vidare erbjuder flera halvledartillverkare idag effekthanteringskretsar (power management IC, PMIC) som klarar olika funktioner. De mest avancerade av dagens kretsar kan hantera 16 olika spänningsnivåer, eller till och med fler, och en stor mängd olika effekthanteringsfunktioner.

Tittar man specifikt på utbudet från TI och Lattice så är det inte förvånade att TI:s alternativ är baserade på processorarkitekturer eller tillståndsmaskiner, medan Lattice jobbar med programmerbara logiklösningar som är extremt flexibla.

Trots de olika teknikvalen är de båda företagen överens om att timingen blir mer kritisk och att utmaningarna här blir allt större, speciellt vad gäller sekvensiering och trimning som blir händelsestyrd

– Det blir också allt vanligare att använda PMBussen för distribuerade kraftfunktioner, säger Shyam Chandra.

Blickar man framåt några år så kommer även systemkretstänkandet med möjlighet till högre switchfrekvenser – och därmed högre energidensitet och lägre kostnad – att bli mer attraktivt.

– En annan viktig trend för att få ner storlek och pris är att bygga in passiva funktioner i standardkapslar. Vi utnyttjar detta redan i några av våra produkter, säger Miro Adzan.