En av finesserna med FPGAer är att de har en parallell arkitektur som gör dem mer lämpade för dataintensiva tillämpningar än digitala signalprocessorer som jobbar sekventiellt.

Tryggve Mathiesen systemutvecklare på Tietoenator i Göteborg menar att en FPGA som klockas med 300 MHz exempelvis klarar att realisera ett FIR-filter med 256 tappar mellan 20 och 30 gånger snabbare än en DSP som klockas i 1 GHz.

- En FFT-beräkning går cirka tio gånger snabbare med FPGAn än med DSPn, säger Tryggve Mathiesen.

Allt detta förutsätter självklart att parallelliteten i FPGAn utnyttjas.

Redan för drygt två år sedan kom Xilinx med den första FPGA-familjen som specifikt siktar på komplexa signalbehandlingstillämpninger. Det var Virtex II-familjen som innehåller hårda multiplikatorer, inbyggt RAM och mycket logik.

Trenden är 90 nm

Förra året kom Virtex II-Pro som innehåller än mer multiplikatorer och minne samt även en eller fler inbyggda Power PC-kärnor. Under fjolåret släppte även Altera sina första medlemmar i Stratix-familjen som innehåller olika stora minnesblock, speciella DSP-block och mycket logik.

I år har Xilinx släppt Spartan III som är tillverkad i en 90 nm-process och som bygger på Virtex II-arkitekturen. Spartan III är ett lågkostnadsalternativ utan hårda processorer och tanken är att familjen på sikt ska stödja samma DSP-specifika IP-block som Virtex II. De tidigare Spartanmedlemmarna har inte gjort det fullt ut.

Alteras plan är att ta klivet över till 90 nm under nästa år. Stratix II ska finnas tillgänglig under andra kvartalet och familjen följer i föregångarens fotspår.

- Stratix II kommer i densiteter på mer än 140 000 logikceller, säger Pat Mead, teknisk marknadschef för Altera i Europa.

Mot slutet av nästa år kommer Cyclone II från Altera, även den tillverkad i 90 nm. Cyclone II är en lågkostnadsfamilj utan inbyggda DSP-block som dock ska kunna utnyttja företagets arsenal av IP-block.

FPGA för dyrt ibland

övergången till 90 nm är mycket intressant i DSP-sammanhang, eftersom tilllämpningarna ofta är kostnadskänsliga. Processkrympningen kombinerat med en övergång till 300 mm stora kiselskivor gör att priset för medelstora FPGAer spås minska med en faktor tre eller mer under nästa år. Idag är det höga priset på stora kretsar en klar stötesten för tekniken.

- Det är extremt ovanligt att man kommer fram till att en konstruktion blir för stor för att rymmas i en FPGA. Däremot kan lösningen mycket väl bli för dyr, säger Stefan Sjöholm, utbildningschef på Realfast i Västerås.

Men kostnaden är inte det enda molnet på FPGA-kretsens himmel. Svårigheten för den signalprocessorvane konstruktören att gå från en programvaruorienterad till en hårdvararuorienterad värld måste också överbryggas.

- Jag har sett de som jobbat med DSPer och gått över till FPGA och som inte jobbat parallellt i tillräcklig utsträckning, säger Per Larsson, elektronikkonsult på Bitsim.

Ett dilemma är att dagens kompilatorer för DSP-programvara inte utnyttjar FPGA-kretsarnas inbyggda parallellism.

Processorer stöder logiken

Det mest effektiva sättet att jobba med en FPGA är det logikcentrerade. Det innebär att större delen av signalbehandlingen görs i hårdvaran. Om något tar stor plats och inte är tidskritiskt läggs det ut i programvaran.

- Lättast är att använda en blandad arkitektur som kombinerar logikblocken med stöd av hårda eller mjuka CPUer för vissa funktioner, säger Stefan Sjöholm.

Både Xilinx och Altera erbjuder mikroprocessorer till sina FPGAer. Altera har dock ingen hård processor i Stratix-familjen, utan förlitar sig helt på den egna mjuka 32-bitars processorkärnan Nios. Orsaken till det är att värna om att arkitekturen ska passa många och inte tappa i flexibilitet, hävdar Altera.

Under nästa år kommer uppföljaren kallad Nios II. Kärnan ska då vara anpassad för att tillverkas i 90 nm och påstås kunna klockas med 200 MHz i en Stratix II.

Xilinx har ett större utbud av processorkärnor för sina DSP-orienterade FPGA-familjer. Förutom en till fyra PowerPC405-processorer som kan klockas med 400 MHz i Virtex II Pro, erbjuder förteget de två mjuka kärnorna Pico Blaze och Micro Blaze. Den förstnämnda är en miniprocessor om 8 bitar, medan den sistnämnda är en 32-bitars risc-kärna.

Inbyggda hårda DSP-kärnor är något som varken Xilinx eller Altera tror på. Istället har Xilinx valt att bygga in hårda multiplikatorer, medan Altera byggt in DSP-block som innehåller multiplikatorer. Xilinx har däremot en mjuk DSP-kärna i sitt IP-bibliotek, vilket Altera saknar.

Mjuka dsp-kärnor kommer

För ett halvår sedan ryktades det emellertid om att Altera hade köpt rättigheterna till både Bops och Siroyans DSP-lösningar i form av mjuka kärnor för integration i exempelvis FPGAer. Om så är fallet äger Altera numera rätten till två av de mest kraftfulla DSP-arkitekturerna i IP-världen.

- Jag kan inte kommentera ryktet, men mjuka DSP-kärnor är en mycket bra idé. Det gör att konstruktören kan bygga sin lösning i en välkänd mjukvarumiljö (compiler environment), säger Pat Mead.

- Jag tror att det kommer att finnas bra DSP-kärnor optimerade för våra kretsar framöver. Men vi kommer inte att göra några egna kärnor, utan det blir från tredjepart.

Altera och Xilinx har även tagit fram en mängd andra IP-block som syftar till att underlättar DSP-konstruktioner. Många fördefinierade block finns ock-så tillgängliga från tredjeparts leverantörer. De DSP-orienterade blocken som finns är främst telekominriktade, där några exempel är FFT-filter, FIR-filter, numeriskt styrda oscillatorer, Viterbi och Turboavkodare.

Den här typen av mjuka block är definitivt bra. Ju mer man kan lyfta in desto bättre. Samtidigt är det inte säkert att det alltid är smidigt att använda färdiga block. Om blockets funktion inte riktigt överensstämmer med den funktion man vill uppnå kan problem uppstå om källkod inte finns att tillgå eller om blocket inte är fullt konfigurerbart i utvecklingsmiljön.

- Jag känner till projekt där det inte sparat tid att använda IP-block för att man inte fått support från leverantören. I dessa fall hade det varit bättre att göra funktionen själv, säger Stefan Sjöholm.

Gratis IP-block som varit med ett tag fungerar däremot ofta mycket bra, då de vanligtvis testats många gånger.

Det är inte bara IP-blockfloran som har ökat markant under de senaste åren. FPGA-tillverkarna har även jobbat med att förbättra och utöka andra delar av utvecklingsmiljön för att försöka underlätta för DSP-konstruktioner. Ett exempel är att både Xilinx och Altera numera har DSP-orienterade modulgeneratorer.

Fiffiga verktyg för framtiden

De båda företagen har även tagit fram verktyg som integrerar med Mathworks blockdiagrambaserade simuleringsverktyg Simulink. Simulink är välkänt bland DSP-ingenjörer och tanken är att de nya verktygen ska förenkla övergången från algoritmutveckling och simulering till hårdvaruimplementation.

Ytterligare en intressant trend i sammanhanget är verktyg som kompilerar C-kod direkt till FPGA-hårdvaran. ännu så länge är dessa verktyg ganska ineffektiva men på sikt kan de förhoppningsvis bli ett bra hjälpmedel för DSP-utvecklare.

Konstruktionen bör avgöra valet av FPGA

Anna Wennberg