About / Advertise
Med metodiken och biblioteken där går det att ta fram går det att ta fram modulär, återanvändbar kod för verifiering av elektronikkonstruktioner, något som är av fundamental betydelse för dagens stora konstruktionsprojekt.
Trots EDA-leverantörernas ansträngningar tar nämligen verifiering alltjämt över hälften av projekttiden i anspråk för normala konstruktioner. Just språket System Verilog har pekats ut som en viktig komponent i lösningen av detta problem. Språket innehåller en rad funktioner som underlättar verifiering, och är standardiserat av IEEE. Standardiseringen har dock visat sig ha gränser, för den som vill göra något praktiskt med System Verilog har fått hålla sig till verktyg från samma leverantör eller grupp av leverantörer.
Hittills har exempelvis den kod som utvecklats för verifiering, ofta kallad VIP för Verification Intellectual Property, endast kunnat köras i simulatorer från samma företag vars verktyg använts för kodframställningen. En poäng som Mentor och Cadence trycker hårt på i lanseringen av OVM är just att kod därifrån kan användas i båda företagens simulatorer.
Lanseringen av OVM-sajten hade ju varit gott och väl om inte rivalen Synopsys redan gjort något liknande. Synopsys har hävdat ledarskap inom System Verilog ända sedan man förvärvade språkets urfader, Codesign, år 2002. Synopsys presenterade redan för drygt två år sedan en metodik som utvecklats tillsammans med Arm, under beteckningen VMM, Verification Methodology Manual. Metodiken, med tillhörande kod, exempel och dokumentation, är gratis tillgänglig för Synopsys kunder. Enligt företaget har VMM använts i flera hundra projekt jorden runt.
Gratis låter ju alltid bra, men inget av fallen handlar förstås om välgörenhet. Såväl Cadence och Mentor å ena sidan som Synopsys å andra sidan vill framstå som marknadsledare på System Verilogområdet.
Några färska data för marknadsandelar finns inte. Privatanalytikern John Cooley hävdade nyligen att två tredjedelar av de som svarat på hans undersökning använder Synopsys verktyg, medan en fjärdedel använder Mentor eller Cadence. (Att detta blir mer än 100 procent förklaras av att man kan använda flera simulatorer).
Analyshuset Gartner har slutat bevaka EDA-marknaden, men dess sista siffror, från 2006, visade att de tre är ungefär jämnstora på marknaden, med en liten ledning för Mentor. Men med tanke på hur länge Synopsys haft sin VMM på banan skulle det förvåna om inte det företaget har fler System Verilog-användare bland sina kunder än någon annan.
Frågan är nu inte bara om Mentor och Cadence kan komma ifatt Synopsys med sin satsning. En för de flesta användare viktigare fråga är om satsningen i förlängningen kan leda till sann öppenhet och interoperabilitet så att konstruktioner utvecklade med verktyg från ett håll kan verifieras med verktyg från en annan leverantör utan bekymmer. Risken finns att det är långt dithän.
