About / Advertise
LSI sänker utvecklingstid och engångskostnader med ny kiselplattform
En genväg till fungerande lågpris-asicar. Det anser sig asicleverantören LSI Logic kunna erbjuda med sin nylanserade kiselplattform Rapidchip med tillhörande programvara.
- Det är en jätteskillnad i komplexitet mellan cellbaserade asicar och FPGA-kretsar, och skillnaden bara ökar, säger LSI Logics Ronnie Vasishta.En genväg till fungerande lågpris-asicar. Det anser sig asicleverantören LSI Logic kunna erbjuda med sin nylanserade kiselplattform Rapidchip med tillhörande programvara.
Med Rapidchip vill företaget täcka in gapet mellan cellbaserat och programmerbart. Man vill dels locka konstruktionsgrupper som i dagsläget avstår från att göra en asic för att engångskostnaderna är så höga och konstruktionsarbetet så tidskrävande och riskfyllt, dels konstruktörer som idag använder FPGA-kretsar, fast de egentligen behöver vassare funktioner, högre hastigheter och lägre styckepriser.
I princip kan man säga att Rapidchip är ett slags halvfabrikat i form av ett stort urval halvfärdiga kiselskivor, eller slices som företaget kallar dem.
Skivorna är skräddarsydda för olika tillämpningsområden tack vare fördefinierade - färdigdiffunderade - funktioner, exempelvis processorkärnor, kommunikationsgränssnitt, konfigurerbart minne såväl som in- och utgångar. Kiselskivorna är färdigfabricerade förutom översta metallagren.
- Vi har tagit fram en palett med skivor som innehåller 80 procent av de funktioner som asicar för en viss marknad ändå kommer att behöva, menar Vasishta.
Användaren har dessutom tillgång till LSIs IP-bibliotek med mjuka kärnor som kan komplettera de fasta funktionerna.
Resten av grindarna använder man till egenutvecklad logik, upp till 8 miljoner användbara grindar finns att tillgå. Vid tillverkningen är det endast metallagren som kundanpassas, vilket håller nere engångskostnad såväl som utvecklingstid.
För att underlätta konstruktionsarbetet säger sig företaget ha gjort konstruktionsverktygen, av LSI-fabrikat såväl som externa, mer lättanvända.
Det finns en uppsättning automatiserade verktyg för att generera klocknätverk, busstrukturer och testlogik. Användaren varnas dessutom om man avviker från en mängd strikta konstruktionsregler, för att undvika tråkiga överraskningar sent i utvecklingsarbetet som kan kräva omfattande analysarbete.
Färdig krets på sex månader
Enligt Ronnie Vasishta kan man gå från konstruktionsstart via arkitekturval, IP-integration och kundanpassning till färdig prototyp på ett halvår, vilket är minst en halvering jämfört med standardcellalternativet och fullt jämförbart med att utveckla en avancerad FPGA. Utvecklingskostnaderna är i bästa fall bara en femtedel av motsvarande standardcellkostnad. Samtidigt är styckepriset lågt, kanske 10 procent av FPGA-priset.
Men det finns som bekant inga gratisluncher. Rapidchipkretsarnas yta blir 10 till 20 procent större än om man skulle ha gjort en traditionell cellbaserad asic. Och även om konstruktionsarbetet säkert går snabbare och lättare jämfört med standardcellutveckling, så låter det ambitiöst att konstruera och verifiera 8 miljoner egenutvecklade grindar på några månader.
De första Rapidchipkretsarna kommer att tillverkas i början av nästa år i LSIs 0,18 och 0,11 μm-processer. I slutet av nästa år kommer användarna att kunna börja utveckla Rapidchipkretsar i den kommande 90 nm-process.
Charlotta von Schultz
