About / Advertise
Verifiering är värsta huvudvärken för dagens asickonstruktörer. Årets DAC-nyheter kan kanske ge viss lindring.
Vad frågade DAC-besökarna efter? Verktyg för verifiering, svarade många utställare. Skälet är naturligtvis att verifiering har blivit flaskhalsen i dagens asicprojekt - mer än hälften av projekttiden slukas idag av just verifiering.
Det största nytänkandet inom området kom från lilla nystartade 0-In Design Automation. Företaget, som uttalas zero-in, har specialiserat sig på lömska fel i samspelet mellan tillståndsmaskiner.
För att spåra upp dessa fel, som annars brukar ge sig till känna först när asicen är tillverkad, har man två unika metoder - Assertion Synthesis och Direct Search.
Assertion Synthesis går mycket förenklat ut på att verktyget analyserar en konstruktionsbeskrivning och genererar monitorer - Assertion Checkers - som sedan körs parallellt med simuleringen. Dessa ringar snabbt in felen redan vid felkällan. Finessen är att konstruktören varken behöver ändra konstruktionsbeskrivning eller testbänk.
Formellt möter traditionellt
Direct Search beskrivs som en hybrid mellan simulering och formell verifiering. Verktyget expanderar vissa intressanta simuleringstillstånd som redan simulerats. Verktyget söker på så vis upp otestade interaktioner mellan tillståndsmaskinerna och ser till att de simuleras ordentligt.
Även Cadence, störst i verktygsbranschen, pratade verifiering - marknadsförarna målade upp en verifieringsstrategi med svårbegripliga resonemang om att "gå från asic-out till system-in". Men företaget hade även konkreta lösningar att erbjuda, exempelvis nya länkar mellan Cadence systemverktyg och konstruktionsverktyg. Länkarna bygger på standarden OMI - Open Modelling Interface, ett helt simulatoroberoende gränssnitt.
Företaget lanserade även en cykelbaserad simulator vid namn Cobra, alltså ett verktyg som simulerar konstruktioner funktionellt utan hänsyn till timing. Det finns visserligen redan gott om cykelbaserade alternativ på marknaden men Cadence menar att Cobra, som bygger på flervärdes beslutsdiagram, är unik. Boolsk logik översätts till logikträd som sedan kan simuleras mycket snabbt.
Konkurrenten Mentor Graphics lanserade QuickHDL-DSM, en skapelse som analyserar timing och effekt i jättekretsar med minimala processgeometrier, därav tillägget DSM som uttyds deep submicron. Nykomlingen klarar simulering av hela system, från beteendenivå till transistornivå.
Samverifiering
Ett annat problemområde rör samverifiering mellan maskin- och programvara. Emulatorleverantörer som Quickturn, Mentor och Aptix talade sig varma för sina emulatorerbjudanden, Ikos visade Avatar - en klonad version av företagets logikemulator som skall fungera som ett virtuellt första kisel för projektets programvaruutvecklare. Simulation Technologies hade med sig Virtual-CPU, en samverifieringsprodukt som för tankarna till Mentors Seamless och Viewlogics Eagle-I.
Charlotta von Schultz
