CMOS håller gott för snabba SRAM

BiCMOS blir allt vanligare i konstruktionen av riktigt snabba statiska RAM, SRAM. Men de allra snabbaste minnena, de tillverkar IBM i CMOS-teknik.

I takt med att processorerna blir allt snabbare ökar hastighetskraven på cacheminnena.

BiCMOS, det vill säga bipolära transistorer blandade med vanliga CMOS- transistorer, trodde många för ett par år sedan var det enda sättet att få upp hastigheten ytterligare i cacheminnen. Men än så länge leder faktiskt den rena CMOS-tekniken i hastighetskapplöpningen.

Dagens snabbaste statiska minne är en ren CMOS-krets. IBMs senaste 1 Mbits synkrona SRAM har en åtkomsttid på endast 2,5 ns och en cykeltid på 5 ns, vilket motsvarar en läsfrekvens på 200 MHz.

BGA-kapsel i plast

Nyckeln till IBMs framgång ligger dels i en bra process, dels i en bra förpackning. Processen är IBMs förfinade 0,5 μm-process CMOS 5S som använder 0,35 μm i effektiv kanallängd. Genom att minska kanallängden blir transistorerna snabbare och därmed minskar fördröjningen vid läsning och skrivning i minnet.

Kapseln är en plast-BGA, PBGA. Från kislet går bondtrådar ned till en skiva i plast, ungefär som ett litet kretskort. På plastskivans undersida sitter lödkulor i ett matrismönster. Finessen med PBGA-kapseln är att avståndet från kisel till lödkula minskar, vilket minskar beninduktansen och gör det möjligt att driva upp klockfrekvensen. Ett 4 Mbits SRAM som kommer i mitten av 1996 använder flipchip-teknik i stället för bondtrådar.

Lägre hastighet

Ett annat företag som satsar på CMOS är Paradigm. De har tagit fram ett 32k¥8- minne med 5 ns åtkomsttid. Enligt företaget innebär BiCMOS en mer komplex arkitektur som behöver mer ström och kräver större kiselyta. Det drar ned hastigheten.

Inom BiCMOS ligger bland andra Motorola, NEC, Hitachi och IDT långt framme. NEC har ett 1 Mbitsminne med 3 ns i åtkomst som klarar 200 MHz i klockfrekvens. Hitachi har nått 167 MHz och 6 ns i åtkomst i 0,5 μm-teknik. Hitachi och NEC har kapslar i BGA.

Motorola tillverkar sina snabbaste SRAM i en 0,5 μm BiCMOS-process. Minnescellerna kan läsas skurvis, vilket ökar dataflödet. Efter att ha adresserat den första cellen, vilket kanske tar två till tre klockcykler, kan efterföljande celler läsas direkt, en cell i varje klockcykel.

Tekniken med skurvis läsning används av flera företag för att få upp hastigheten.

Kostsamma missar

En annan tendens är ökad integration mellan processor och cacheminne, så kallade processorspecifika SRAM. Både PowerPC och Pentium har egna metoder att hämta in och skicka iväg data skurvis.

De snabbaste statiska minnena är dyra, IBMs kostar 82 dollar i tusenvolym. Följaktligen används de inte i vanliga PC eller normala inbyggnadstillämpningar. Där är dessutom bussfrekvensen kanske inte mer är 66 eller 75 MHz, så då räcker 13-16 ns i cykeltid.

Snarare hamnar de i arbetsstationer, i viss mån servrar, och höghastighetskommunikation. Ett växande användningsområde är ATM, med höga datahastigheter.

Marknaden för SRAM spås en god framtid. Visserligen kommer adresseringstekniker som EDO, synkrona DRAM och Rambus att öka läshastigheten i DRAM rejält, men trots det är SRAM-tillverkarna inte oroliga för en minskad marknad. Snabbare processorer och högre hastigheter i kommunikationsnäten säkrar SRAM-behovet.

För tre till sex månaders sedan var det mycket svårt att få tag på snabba SRAM. Nu är situationen lite bättre, men det är fortfarande ont om dem.

Mikael Zackrisson