Drömmen om en standardiserad kretsintern buss har krossats. Konstruktörer av blandsignalskonstruktioner kan däremot snart luta sig mot en standard för att blanda färdiga byggblock från olika källor på en och samma krets.

Den slutsatsen kan man dra efter VSI-alliansens ettårsfirande.

Doug Fairbairn, ordförande för industrialliansen VSI - Virtual Socket Interface, sade sig vara nöjd vid ettårsjubiléet i början av oktober.

- Vi har gjort väldiga framsteg, slog han fast.

- Men vi har ett stort hinder kvar - acceptans.

Och för att få bred acceptans måste organisationen kunna erbjuda färdiga, godkända specifikationer för hur man skapar och förpackar virtuella komponenter, som de färdiga byggblocken brukar kallas.

I vår väntas de första specifikationer nå kretskonstruktörerna. Först ut är en specifikation för blandsignalskomponenter, plus en för implementering och verifiering. Sedan får framtiden utvisa när de första VSI-kompatibla byggblocken når marknaden.

Men visst har Doug Fairbairn all anledning att vara nöjd med uppslutningen till VSI. Runt 160 företag finns representerade från alla delar av industrin: halvledartillverkare, verktygsleverantörer, systemtillverkare och leverantörer av så kallade IP-block, där IP står för Intellectual Property.



Målet var en standardbuss


Sämre har det gått för visionen om en kretsintern buss. Arbetsgruppen siktade högt vid starten i fjol. Målet var en enda standardbuss som alla leverantörer av virtuella komponenter sedan skulle anpassa sina skapelser till - komponenterna kunde vara processorkärnor, minnesblock, digitala signalprocessorer eller vad som helst.

Bussen skulle dessutom fungera lika bra i en asic som i en programmerbar logisk krets.

Men motsättningarna i gruppen blev för stora. Varje processortillverkare ville ha en buss som optimerats för den egna kärnan, men alla var livrädda för att godkänna något som gynnade konkurrerande processorer.

Vissa förslag var optimala för lågeffektssystem, medan andra premierade hastighet. En buss som fungerar bra i en FPGA-krets kanske inte är lika lyckad i en asic.

En alltför generell buss gör dessutom att prestandan får stryka på foten.



Det bidde en wrapper


Listan på problem kan göras ännu längre och till sist hade VSIs bussgrupp inget annat val än att sänka ambitionsnivån. Nu försöker man istället definiera så kallade Bus Wrappers, som skall agera gränssnitt mellan de virtuella komponenterna och vilken buss som helst. Nästan vilken buss som helst i alla fall - vissa begränsningar har man trots allt gjort. I vår ska en specifikation vara färdig om allt går enligt planerna.

Då har blandsignalsgruppen haft bättre flyt. Deras specifikation för hur man ska integrera och testa existerande hårda - alltså processspecifika - blandsignalskomponenter i en krets som främst är digital har redan granskats av VSIs medlemmar. Att just blandsignalsspecifikationen blev färdig så pass tidigt var något förvånande.

- Det var en enorm skepsis mot att vi skulle kunna göra någonting alls på blandsignalssidan, säger Larry Rosenberg som är ordförande i VSIs tekniska kommitté i en intervju i den amerikanska tidningen Electronic Engineering Times.

Vid den första granskningen kom det dessvärre fram så många synpunkter att det behövs en andra granskningsomgång.

Först i vår väntas specifikationen spikas. Detsamma gäller den nyligen granskade specifikationen för implementering och verifiering, som beskriver hur data ska definieras för att man ska kunna implementera och verifiera ett system som helt bygger på så kallade virtuella komponenter, eller IP-block som de ofta kallas.

Gruppen famnar med andra ord ett mycket brett område - det täcker processorberoende konstruktioner på systemnivå såväl som specifika implementationer plus logiska och fysiska beskrivningar. Gruppen har hittills koncentrerat sig på nätlistor och fysiska datatyper för hårda virtuella komponenter.



Storlek och timing är kvar


Men konstruktörer behöver mer information än så för att kunna välja lämpliga virtuella komponenter.

På önskelistan finns därför standardiserade sätt att uppge storlek och timing för hårda kärnor samt förväntad storlek och timing för mjuka kärnor, alltså kärnor i form av hårdvarubeskrivande kod på hög abstraktionsnivå.

Övriga tre arbetsgrupper sysslar med systemnivåkonstruktion, test vid tillverkning respektive hur man skyddar virtuella komponenter.

Charlotta von Schultz