Motorola gör dramatiska förändringar i PowerPC arkitekturen. Företaget lanserar nu en ny arkitektur med 162 nya instruktioner och en ny 128- bitars vektor exekveringsenhet.
Resultatet blir PowerPC-processorer med mycket höga prestanda, lovar man.
Motorola lanserar Altivec, en modifiering av PowerPC-arkitekturen som är tänkt för tillämpningar inom nätverk, video och bildbehandling, alltså tillämpningar där PowerPC kan ersätta digitala signalprocessorer.
Altivec har en ny 128-bitars vektorexekveringsenhet med 32 register som är 128 bitar breda. Fördelen med detta är att exekveringsenheten kan arbeta parallellt med de existerande heltal- och flyttalsenheterna.
Fyra grupper
Upp till 16 operationer kan utföras samtidigt i en klockcykel. Altivec hanterar flera dataelement i en och samma instruktion, alltså SIMD, efter engelskans "Single Instruction Multiple Data".
Varje Altivec-instruktion har upp till tre källoperander och en destinationsoperand, varav de flesta är vektorregister. De 162 nya instruktionerna kan delas upp i fyra grupper: aritmetiska operationer mellan element, icke-aritmetiska operationer mellan element, som till exempel AND eller OR, aritmetiska operationer där element från ett vektorregister kan adderas ihop med ett annat register; samt andra icke-aritmetiska operationer mellan separata element.
Tid sparas
Den mest kraftfulla av alla dessa operationer är permuteringsoperationen, som inom en klockcykel kan ta data från två 16-bitars källregister och lägga de i ett destinationsregister. Enligt Motorola sparas då mycket tid, till exempel när man skall organisera om 8- och 16-bitars data före eller efter beräkningar.
Produktionen av provkretsar i Motorolas kopparprocess HiP börjar senare i år. HiP 5,0 processen är en 1,8 Volt, 0,2 μm process med kopparkopplingar.
Kretsarna får klockfrekvenser över 300 MHz. Enligt Motorola kan den nya arkitekturen i framtiden ge kretsarna tio gånger högre prestanda än dagens PowerPC-kretsar. Volymproduktionen väntas starta nästa år.