Verktygsleverantören Synopsys lanserar Protocol Compiler, ett hjälpmedel för konstruktion av styrlogik för protokoll som ATM, Sonet och SDH.
En helt ny typ av verktyg såg dagens ljus när Synopsys nyligen lanserade Protocol Compiler, ett hjälpmedel som låter konstruktörer beskriva styrlogik för protokoll med hjälp av grafiska metoder på hög abstraktionsnivå.
Utdata är tillståndsmaskiner beskrivna i syntetiserbar VHDL- eller Verilogkod.
Verktyget är avsett för konstruktörer som utvecklar kretsar till nätverksprodukter som bygger på protokoll som ATM, Sonet och SDH. Styrlogiken för sådana protokoll är ofta synnerligen komplicerad och kan uppta mer än hälften av kretsytan.
Själva konstruktionsarbetet är dessutom knepigt och tidskrävande. Men Synopsys menar att Protocol Compiler kan halvera konstruktionstiden jämfört med om konstruktören beskriver logiken direkt i hårdvarubeskrivande kod. Dessutom minskar risken för fel, hävdar företaget.
Ram in, kod ut
Med Protocol Compiler matar konstruktören in konstruktionen grafiskt i form av ramar som arrangeras på önskat sätt. Man kan även lägga till olika datahanteringsfunktioner till varje ram. Sedan gör verktyget en kontroll för att hitta enklare fel, som odefinierade ramar eller odeklarerade portar och variabler. Nu är det dags för protokollsyntes och därefter automatisk generering av hårdvarubeskrivande kod.
Nästa steg är att syntetisera koden med Synopsys syntesverktyg Design Compiler eller simulera med något av marknadens simulatorer.
Protocol Compiler finns tillgängligt redan nu, det amerikanska listpriset är 65 000 dollar. En licens för Design Compiler krävs också.