Programmet kompilerar 100 000 grindar per minut, vilket är dubbelt så snabbt som föregångaren, version 3.1i. Samtidigt utlovar Xilinx att kretsarna kan klockas med som mest 33 procent högre hastighet, upp till 300 MHz.
Hastighetsökningen uppnås delvis genom bättre fysisk syntes, vilket uppnåtts tack vare integration av samarbetspartnern Synplicitys program Amplify. En annan förklaring är en vidareutveckling av Xilinx egen timingstyrda algoritm för placering och ledningsdragning, som implementerar de tidskritiska näten först.
Mindre eller snabbare
En annan samarbetspartner, Synopsys, har bidragit med analys av konstruktionen på registernivå med teknik hämtad från programmet Leda. Programmet ger förslag på förändringar i VHDL-koden som kan resultera i mindre konstruktioner, alternativt snabbare konstruktioner beroende på vad som är viktigt. För första gången finns också formell verifiering med i ett program från en FPGA-leverantör. Visserligen bara i form av ekvivalenskontroll, men likväl ett viktigt steg. Tekniken kommer från Verplex och Synopsys.
En annan nyhet är effektanalysmodulen X Power, som på ett tidigt stadium i designarbetet ger konstruktören en uppfattning om effektförbrukningen och eventuella värmeproblem. Förbrukningen kan beräknas på enskilda nät och på hela kretsar.
Flexibel verktygsuppsättning
Integrationen mot andra verktyg har också förbättrats. Användaren kan välja mellan syntesverktyg av tre fabrikat (Synplicity, Synopsys och Mentorägda Exemplar). På simulatorsidan är stödet starkast för likaledes Mentorägda Model Technologys verktyg Modelsim, men även andra simulatorer kan användas.
Förutom den kompletta verktygsuppsättningen, kallad ISE Alliance, har Xilinx även tagit fram tre bantade versioner: ISE Foundation som innehåller alla funktioner men har begränsade möjligheter till integration med andra verktyg, ISE Base X som har samma funktioner men inte stöder lika många kretsar, samt gratisversionen ISE Webpack som inom några månader kommer att kunna laddas ner från Xilinx hemsida.
Adam Edström