De tre FPGA-leverantörerna Xilinx, Altera och Lattice har under hösten försökt övertrumfa varandra med programmerbara kretsar utrustade med seriella 3,125 Gbit/s-transceivrar och stöd för ett stort antal kommunikationsstandarder, seriella såväl som parallella.

Marknaden de siktar på växer snabbt i en för övrigt problemtyngd elektronikindustri. Analysföretaget Gartner Dataquest spår en årlig tillväxt på 52 procent för enbart bakplanstransceivrar, vilket skulle leda till en marknad på 830 miljoner dollar år 2004.

- Seriella gränssnitt kommer med tiden att användas i de flesta elektroniksystem, och utvecklarna kommer att ha en uppsjö av nya protokoll och standarder att välja mellan, säger Per Holmberg på Xilinx huvudkontor i San José.

Tidigare har seriella höghastighetsgränssnitt implementerats med hjälp av asicar eller fristående transceiverkretsar. Numera kan man integrera seriella flergigabitsblock i billigare programmerbar logik, vilket kan ge ytterligare draghjälp åt den pågående övergången till snabba seriella kommunikationsstandarder. Altera och Xilinx kan rada upp en mängd argument för att använda programmerbar logik för ändamålet.

- Engångskostnaderna för asicar bara ökar och ökar. De kommer enbart att användas när det rör sig om väldigt stora volymer. FPGA-er med integrerade transceivrar blir det primära valet för snabba kundanpassade gränssnitt, spår Paul Hollingworth på Altera.

Xilinx Per Holmberg pekar även på att det är väldigt komplicerat att integrera en höghastighetstransceiver i en asic, och att det kräver omfattande verifiering och karaktärisering. Han menar också att fristående transceivrar ofta är dyra och gör kretskortskonstruktionen komplicerad och dyr.

- Om man använder våra kretsar så får man de seriella gränssnitten på köpet utan extra kostnad, säger han.

Hårt eller mjukt
Ett plus med en programmerbar krets är givetvis att man kan ändra funktioner under utvecklingsfasen såväl som i drift. Men för att man ska kunna ändra kommunikationsfunktionerna så måste de vara implementerade i mjuka IP-block, alltså i form av syntetiserbar kod.

Här går dock en tydlig skiljelinje mellan FPGA-företagen. Xilinx erbjuder mjuka IP-block för ett stort antal seriella såväl som parallella standarder till sin kretsfamilj Virtex-II Pro.

- Mjuka kärnor ger bäst flexibilitet för både oss och användarna. Vi kunde till exempel leverera en kärna för PCI Express samma dag som specifikationen släpptes. En annan fördel är att användaren kan anpassa kärnan efter sina behov, exempelvis uppdatera kärnan för att stödja nya versionen av en specifikation, säger Per Holmberg.

Altera har istället valt att integrera hårda kärnor direkt i kislet i sina kretsar, exempelvis stöd för Xaui, Sonet och SPI 4.2. Lattice använder också dedicerat kisel, även om man ännu inte har lika många alternativ som Altera. Företaget erbjuder exempelvis en krets med inbyggt stöd för Sonet och en krets med fasta funktioner för Xaui och Fibre Channel.

- Med hårda kärnor behöver användaren inte slösa logik på kommunikationsfunktioner som mönsterigenkänning och avancerad klockhantering, menar Alteras Paul Hollingworth.

Altera hävdar också att den egna lösningen tack vare de hårda funktionerna drar mindre effekt, är lättare att använda och mindre känslig för variationer i temperatur och spänning.

Men Xilinx tycker inte att de mjuka kärnorna gör kretsarna svårare att använda.

- Genom att "låsa" kritiska delar av kärnan så kan vi fortfarande garantera timing och funktionalitet, vilket gör kärnan minst lika lättanvänd som en hård kärna, säger Per Holmberg.

Xilinx introducerade sin kretsfamilj Virtex-II Pro med seriella 3,125 Gbit/s-transceivrar i mars i år. Företaget drog nyligen igång ett initiativ dubbat Serial Tsunami som syftar till att stödja trenden mot snabb seriell dataöverföring. Tsunami betyder jättevåg, omöjlig att stoppa. Företaget lovar att före sommaren 2003 utöka sitt utbud av seriella lösningar kraftigt. Det gäller bland annat kretsar, IP-kärnor, programvara, referenskonstruktionen och prototypkort.

Altera lanserade sin Stratix GX-serie med höghastighetstransceivrar i oktober. Lattice presenterade också sina programmerbara höghastighetskretsar i oktober.

Även FPGA-tillverkaren Quicklogic har nyligen presenterat planer på att integrera höghastighetsfunktioner i sina programmerbara kretsar. De väntas nå marknaden först om något år.


Snabba seriella standarder sprider sig
Redan idag används snabba seriella gränssnitt som Fibre Channel i servar och system för datalagring.

I telekom- och nätverksutrusning börjar seriella bakplan som 10 Gbit Ehternet Xaui att få spridning,
och enligt Per Holmberg på Xilinx börjar seriella gränssnitt som Serial RapidIO även att få fotfäste i DSP-tillämpningar.

- Det är här de största behoven finns av att överföra stora mängder data mellan olika enheter, säger han.

Orsaken till att seriell kommunikation kommit i ropet är att de parallella gränssnitten når sin fysiska begränsning vid hastigheter över 1 Gbit/sekund.

Förskjutning mellan klocka och data, gitter, elektromagnetisk störning samt brus är några exempel på problem som drabbar snabba breda bussar.

Konstruktörer som väljer att kommunicera seriellt, där klocka och signal överförs sammanflätat, slipper många av dessa stötestenar. De kan dessutom använda mindre och billigare kapslar eftersom kretsarna inte behöver så många in- och utgångar, de sparar yta på kretskortet och får färre ledare att dra på kretskortet.

FPGA-leverantörerna har också sett till att kretsarna kan fungera som en brygga mellan nya framväxande seriella standarderna och etablerade parallella kommunikationsprotokoll. Alteras nya Stratix GX-kretsar och Xilinx Virtex-II Pro stöder exempelvis parallella standarder som SPI 4.2, parallell RapidIO och 10 Gigabit Ethernet XCBI.

- Det är viktigt eftersom användarna ofta har gamla komponenter i sitt system som man måste kunna kommunicera med, säger Per Holmberg.

Charlotta von Schultz