FPGA med dubbla SPI-kanaler

Gränssnittet SPI4.2 är på väg att bli en defactostandard, hävdar Lattice. Företaget har därför tagit fram en krets med två SPI4.2-kanaler, Serdes-gränssnitt samt en rejäl portion programmerbara grindar.

Kretstillverkaren Lattice går vidare på sin inslagna strategi med programmerbara kretsar där en stor del av kretsytan utgörs av asicliknande strukturer för kommunikation. Senaste bidraget - det tionde i raden - är det mest avancerade hittills.

Kretsen, kallad Orspi4, är tänkt att utgöra hjärtat i framtida linjekort. Uppgiften blir att knyta samman nätverksprocessorer, Gigabit Ethernetkretsar och andra mediakretsar till snabba seriella bakplan i kommande stadsnät och regionnät.

Lattice lutar sig starkt mot standarden SPI4.2, uttytt System-Packet Interface, Level 4, Phase 2. Den slogs fast redan 2001 men har inte fått genomslag förrän nu, då den enligt företaget är på väg att bli industristandard. SPI4.2 är mekanismen som flyttar paket från mediakretsen till nätverksprocessorn. Standarden stöder samtidig överföring av olika protokoll med olika datahastigheter, exempelvis PoS (packet-over-SDH/Sonet), OC-192, Ethernet upp till 10 Gbit/s och Fibre Channel för lagringsnät.

Poängen med kretsen är att den innehåller både en asicliknande del och en stor programmerbar yta. I asicdelen, som motsvarar ungefär en miljon grindar, finns två kompletta kanaler för SPI4.2, samt fyra Serdeskanaler som maximalt klarar 3,7 Gbit/s. Allt kan dock inte användas samtidigt - när Serdesdelarna tas i bruk kan endast en SPI-kanal användas. I asicdelen sitter också en kanal för externa DDR-DRAM.

I den programmerbara ytan - som motsvarar drygt en miljon systemgrindar mätt på Xilinxvis - är det fritt fram för konstruktörer att konfigurera kretsen och bygga in egna funktioner.

Lattice lösning konkurrerar med såväl FPGA-konstruktioner med mjuka IP-block som med ASSP-kretsar för kommunikation. Jämfört med det sistnämnda alternativet ger Lattice lösning mer flexibilitet samtidigt som konstruktören slipper hantera de hundratals signalerna mellan ASSP:n och styrlogiken.

- Och jämfört med FPGA-kretsar från Xilinx och Altera blir vår lösning både billigare och strömsnålare, säger Lattice marknadschef Stan Kopec.

Kretsen innehåller en rad finesser, som exempelvis automatisk minimering av tidsfördröjning (skew) och avancerade funktioner för åtkomst av externa minnen. Utvecklingsprogramvara, prototypkort och referenskonstruktioner finns framme.

Adam Edström