About / Advertise
Med lanseringen av programmet Incisive Formal Verifier hoppas Cadence nå en bredare grupp användare än formella metoder hittills lockat.
Cadence utökar sin portfölj av verifieringsverktyg med ett program för formell verifiering kallat Incisive Formal Verifier. Formella verifieringsmetoder ökar i popularitet - marknaden växer enligt företaget med 50 procent årligen.
Med formella metoder kan man hitta fel - buggar - som simulering och emulering missar. Dessutom kan man hitta flera buggar på kortare tid. Och ingen testbänk behövs.
Barnsjukdomarna botade
Av flera skäl har de formella metoderna inte fått särskilt brett genomslag än så länge. Verktygen har ansetts vara för långsamma, i synnerhet för stora kretsar. Att de dessutom ansetts svåranvända och vara för dåligt integrerade i produktionsflödet har inte hjälpt till.
Cadence säger nu att man kommit tillrätta med dessa barnsjukdomar. Och att det nylanserade verktyget rätt använt kan leda till tidsbesparingar på 3-7 månader för normala kretsprojekt. Dock poängterar man att formella metoder alltjämt kommer bäst till sin rätt för tidiga verifieringar då konstruktionens komplexitet är måttlig. För riktigt stora verifieringar är simulering och emulering alltjämt oöverträffat.
Verktyget stöder en hel rad språk - de vanliga Verilog, System Verilog och VHDL samt språken för egenskapskontroll (assertion checking) kallade PSL och SVA. Därtill finns stöd för egenskapsbiblioteken OVL och IAL (Open Verification library respektive Incisive Assertion library). En hel rad grundalgoritmer, av Cadence kallade "formal engines" ingår också.
Adam Edström
