About / Advertise
Analogy har utvecklat en öppen simuleringsmiljö där digital och analog simulering sker i en enda kärna, och med ett flertal konstruktionsspråk. Den första prototypsimulatorn är klar, och den stöder det senaste utkastet av VHDL-AMS standarden.
Analogy har levererat en blandsignalsimulator som stöder den analoga utvidgningen av konstruktionsspråket VHDL. Köparen är Darpa, det amerikanska försvarets forskningsinstitut.
Simulatorn klarar både analoga och digitala simuleringar i en enda kärna. Företaget meddelar samtidigt att deras framtida simulatorer kommer att baseras på denna enkärniga prototyp.
Den nya simulatorn är ett rejält kliv framåt för företagets framgångsrika analogsimulator, Saber. I Saber sker den digitala delen av kretssimuleringen i en extern simulator, kopplad via ett bakplan.
Flera konstruktionsspråk
Synkroniseringen av den analoga och digitala simuleringen kommer att göras på ett liknande sätt som i Saber, med hjälp av Analogys patenterade Calaveris algoritm. Men simulatorn kommer att stödja ett flertal konstruktionsspråk, till skillnad från Saber som är baserad på Mast, Analogys eget modelleringsspråk.
I första hand kommer den nya simulatorn att stödja existerande analoga och blandsignalsspråk, bland annat de senaste utkasten från VHDL-AMS och Verilog- AMS. I framtiden är tanken att den även ska stöda nyare språk.
Öppenheten är enligt företaget en förutsättning för framgång inom analog och blandat analog-digital konstruktion.
- IP-block leveras i olika språk och simulatorn måste stödja alla dessa språk, säger Ian Sharp på Analogys svenska kontor.
Analogy kommer att publicera detaljerna om kärnarkitekturen tillsammans med ett gränssnitt mot klassbibliotek, modeller och verktyg som är oberoende av leverantör.
Susan Kelly
