About / Advertise
Förbindningar stjäl inte alls mer tid än grindarna i avancerade kretsar.
Det hävdar en grupp forskare på University of California, Berkeley, som har gjort en omfattande analys av hur fördröjningarna påverkas när kiselgeometrierna krymper ner till 0,1 μm.
- Vårt arbete visar att det går att använda det traditionella asicflödet även för 0,1 μm-kretsar, säger Dennis Sylvester, forskarstuderande på Berkeley som presenterade sina uppmärksammade rön vid höstens ICCAD - Conference on Computer- Aided Design.
Påståendet ställer begreppen på ända i verktygsbranschen. Att ledarna står för en allt större del av fördröjningen har i det närmaste varit en vedertagen sanning de senaste åren, en sanning som utpekas som ett av de största problemen för konstruktörer av så kallade deep submicron-kretsar, alltså kretsar som tillverkas i kiselprocesser med kanallängder mindre än 0,5 μm.
En vanlig uppfattning är att ledarna kan stå för upp till 75 procent av fördröjningen redan i 0,35 μm-kretsar. Timingproblemen tros förvärras ytterligare av bruseffekter, och en annan dogm är att effektförbrukningen blir ohanterlig i framtida kretsar.
Tät koppling tros vara receptet
Därför anser många verktygsleverantörer att konstruktionsmetodiken måste förändras fundamentalt. Tätare koppling mellan syntes och layout samt tidig konstruktionsplanering är några av angreppssätten för att råda bot på de förväntade problemen.
Men detta skulle alltså vara onödigt om Berkeleyforskarna har rätt. De har kommit fram till att det faktiskt förblir som det alltid har varit - grindarna står för lejonparten av timingen även i avancerade kiselprocesser.
Gruppen har utvecklat en analysmetod som går ut på att förena processdata i form av förbindnings- och kretselementparametrar med konstruktionsdata från befintliga konstruktioner, exempelvis ledarlängder, logikdjup, last och antal grindar.
Därefter gör de en teoretisk krympning av kiselgeometrierna ner till 0,1 μm, och analyserar fördröjningar, hur brus påverkar timing samt effektförbrukning.
Slutsatsen är att det inte finns någon anledning till oro förutsatt att ett villkor uppfylls: konstruktionen ska delas upp i delblock på runt 50 000 grindar som ska konstrueras var för sig.
Uppfyller man bara de kraven kommer ledningsfördröjningen att stå för en allt mindre del av den totala fördröjningen när kiselprocesserna krymper.
Detta förklaras dels med att de lokala ledarna blir kortare, dels med att moderna processer bygger på nya låg-k dielektrika. I en 0,1 μm-krets skulle ledningsfördröjningen endast utgöra mellan 23 och 30 procent av den totala fördröjningen, enligt Dennis Sylvester.
Forskargruppen menar även att effektförbrukningen kommer att hålla sig i schack, trots ökade klockfrekvenser. Överskrider man 50 000-grindarsgränsen kommer dock problemen som ett brev på posten, det gäller timing såväl som effektförbrukning.
Men är det verkligen realistiskt att dela upp en asic med många miljoner grindar i block om 50 000 grindar?
- Ja, det tycker jag. Många stora funktionsenheter som kan förekomma i framtida systemkretsar upptar ungefär 50 000 till 100 000 grindar. Exempelvis riscprocessorkärnor och MPEG-avkodare kan konstrueras på den integrationsnivån, säger Dennis Sylvester.
Kravstyrt ett krav
Han menar dock att det behövs verktygsstöd för att klara uppdelningen av en konstruktion i delblock. Att göra det manuellt är inte gångbart med tanke på att en asic med 10 miljoner grindar skulle bestå av hela 200 block om 50 000 grindar.
Han efterlyser också hjälpmedel för kravstyrd placering på blocknivå och kravstyrd ledningsdragning på kretsnivå.
- Den största utmaningen är placering och global ledningsdragning mellan logikblock på 50 000 grindar. Det är den globala ledningsdragningen som kommer att bestämma systemets prestanda i framtiden.
Nu köper branschen visserligen inte Berkeleygruppens teorier rakt av. Det är forskarna medvetna om, och inbjuder skeptiker att testa analysmetoden med egna data över Internet.
Charlotta von Schultz
Analysmetoden kan testas på www-inst.EECS.Berkeley.EDU/ ~dennis/bacpac/. BACPAC uttyds Berkeley Advanced Chip PerformAnce Calculator.
