About / Advertise
Snabb bipolärteknik och CMOS-teknikens skalningsgräns var två heta ämnen på årets komponentESSDERC ´98, en konferens som tar upp det senaste inom framför allt kiselteknologin.
Ett påtagligt stort intresse märktes kring den snabba bipolärteknologin eftersom mycket av den europeiska halvledarindustrin fokuseras på telekommunikation.
Några reflektioner från bland annat Dr J. Borel vice vd vid ST Microelectronics var de begränsningar som vi ser i dagens kiselteknologi från främst tidsfördröjningar i ledningsmönstret, överhörning mellan metalledarna, för små störmarginaler samt förluster i kiselmaterialet vid högre frekvenser.
Borel förutsåg också att man måste jobba med en helt ny strategi för att bibehålla hög tillförlitlighet i framtidens allt mer komplexa kretsar. Man måste konstruera för hög tillförlitlighet redan i kretskonstruktionen på ett mer effektivt sätt eftersom det inte kommer att gå att mäta alla parametrar som behövs. Detta skulle ta orimligt lång tid.
Dr W. Troutman från Bell Labs Lucent Technologies diskuterade den troliga skalningsgränsen för CMOS-kiselteknologin och gjorde en bedömning att den kan ligga vid en kanallängd omkring 0,05 mikrometer. Dit är det trots allt mer än tio år.
Ett av de stora problemen med en sådan nedskalad teknologi är hur man effektivt skall kunna utnyttja dessa cirka 100 miljoner transistorer per chips. Som en jämförelse kan man ta dagens teknologi på 0,35 μm som har cirka 10 000 logiska grindar per kvadratmillimeter mot morgondagens kretsar i 0,1 μm-teknologi vilket innebär upp till 300 000 grindar per kvadratmillimeter. Vi måste lära oss att återanvända konstruktionsblock mer effektivt. Konferensen, som var den 28:e i ordningen, var i år förlagd till Bordeaux och samlade runt 300 deltagare från hela världen.
Mikael Östling
