About / Advertise
Xelerated Packet Devices lanserar banbrytande nätverksprocessor
Med en helt ny typ av arkitektur hoppas Xelerated Packet Devices ta en stor del av den snabbt växande marknaden för nätverksprocessorer. Arkitekturen garanterar att kretsen hela tiden håller full hastighet, och gör den också lätt att programmera.
Med en helt ny typ av arkitektur hoppas Xelerated Packet Devices ta en stor del av den snabbt växande marknaden för nätverksprocessorer. Arkitekturen garanterar att kretsen hela tiden håller full hastighet, och gör den också lätt att programmera.
Häromdagen presenterade det knappt årsgamla svenska företaget Xelerated Packet Devices sina första produkter, en nätverksprocessor i två kretsar, på en mässa i USA. Enligt företaget är man först i världen med en lösning som klarar 40 Gbit/s, med garanterat full hastighet - så kallad wire speed - oavsett belastning och oavsett vilka operationer man utför på datan.
- Det här är bara början. Vår arkitektur är skalbar upp till 160 Gbit/s, säger Thomas Eklund, ansvarig för affärsutveckling på bolaget.
En stor del av hemligheten ligger i arkitekturen, som är helt olik dagens lösningar. Den är helt paketbaserad - varje klockcykel går ett paket in, och ett annat kommer ut.
Paketen processas i en pipeline med många steg, och en programvarutråd följer med varje paket genom processen. Tack vare pipelinen behöver paketen aldrig byta ordning, utan kan hanteras i realtid i den takt de kommer in.
Strukturen är uppbyggd av ett stort antal identiska beräkningselement, kallade Pisc, packet instruction set computer. Varje paket klassificeras och Pisc-elementet utför sedan den åtgärd som behövs. Piscen är enkelt uppbyggd av ALU-enheter och instruktionsminne.
Görs i standard-CMOS
Tack vare den halvledartekniskt enkla uppbyggnaden går det att göra kretsarna i vanlig CMOS med 0,13 µm-geometri. Företaget vill inte berätta hur stor kretsen blir, men troligen ligger målet kring 10 ¥ 10 mm.
- Enkelheten gör också att kretsarna kan köras med jämförelsevis låg klockhastighet, säger Eklund utan att avslöja den exakta frekvensen.
De första provexemplaren kommer inte att finnas framme förrän andra kvartalet nästa år. Att de introduceras redan nu beror på att Xelerated vill ge kunderna tillräckligt med tid att konstruera in dem i kommande produkter.
Om det ska gå bra så måste förstås kretsarna vara lätta att programmera. Stor vikt har därför lagts vid utvecklingshjälpmedlen. I lanseringen ingår en kompilator, en assemblerare och en simulator med inbyggd avlusare, samt ett FPGA-baserat utvecklingskort.
- Det här är bara början. Vår arkitektur är skalbar upp till 160 Gbit/s, säger Thomas Eklund, ansvarig för affärsutveckling på bolaget.
En stor del av hemligheten ligger i arkitekturen, som är helt olik dagens lösningar. Den är helt paketbaserad - varje klockcykel går ett paket in, och ett annat kommer ut.
Paketen processas i en pipeline med många steg, och en programvarutråd följer med varje paket genom processen. Tack vare pipelinen behöver paketen aldrig byta ordning, utan kan hanteras i realtid i den takt de kommer in.
Strukturen är uppbyggd av ett stort antal identiska beräkningselement, kallade Pisc, packet instruction set computer. Varje paket klassificeras och Pisc-elementet utför sedan den åtgärd som behövs. Piscen är enkelt uppbyggd av ALU-enheter och instruktionsminne.
Görs i standard-CMOS
Tack vare den halvledartekniskt enkla uppbyggnaden går det att göra kretsarna i vanlig CMOS med 0,13 µm-geometri. Företaget vill inte berätta hur stor kretsen blir, men troligen ligger målet kring 10 ¥ 10 mm.
- Enkelheten gör också att kretsarna kan köras med jämförelsevis låg klockhastighet, säger Eklund utan att avslöja den exakta frekvensen.
De första provexemplaren kommer inte att finnas framme förrän andra kvartalet nästa år. Att de introduceras redan nu beror på att Xelerated vill ge kunderna tillräckligt med tid att konstruera in dem i kommande produkter.
Om det ska gå bra så måste förstås kretsarna vara lätta att programmera. Stor vikt har därför lagts vid utvecklingshjälpmedlen. I lanseringen ingår en kompilator, en assemblerare och en simulator med inbyggd avlusare, samt ett FPGA-baserat utvecklingskort.
Adam Edström
