Logik för 3,3 V tar äntligen fart

Äntligen är FPGA- och CPLD-kretsarna för 3,3 V tillräckligt snabba för att kunna konkurrera med 5 V-alternativen. Men nästa generation - 2,5 V- kretsarna - är redan på väg.

- 1997 blir året då 3,3 V kommer på bred front, säger Anders Oldebäck, försäljningschef på Alteras svenska kontor.

Alteras konkurrenter inom programmerbara logiska kretsar, exempelvis Xilinx, Lucent och Lattice, är inne på samma spår. Snart får 3,3 V-logiken sitt verkliga genombrott.

Jamen vad nu då? frågar sig den initierade. FPGA- och CPLD-kretsar för 3,3 V har ju funnits i flera år? Jo, de första lanserades faktiskt redan 1992. Men dessa pionjärkretsar fick ett minst sagt svalt mottagande. Lejonparten inom programmerbart matas fortfarande med 5 V. 3,3 V-kollegorna har bara lyckats kapa åt sig futtiga 5-10 procent av marknaden, trots att de har en uppenbar fördel: effektförbrukningen minskar rejält. Men de har helt enkelt varit alldeles för långsamma.

Orsaken är att de faktiskt inte optimerats för 3,3 V. Kiselleverantörerna har i princip tagit 5 V-kretsar och karakteriserat om dem till den lägre spänningen. Resultatet blir då slöa stackare - transistorernas drivstyrka minskar proportionellt med spänningen.

Men nu spottar 3,3 V-kretsarna upp sig. De senaste nytillskotten i genren står sig väl i konkurrensen med 5 V-kretsarna även vad hastigheten anbelangar - de har optimerats för 3,3 V redan från början.

Dagens spjutspetskrets har kanallängder på runt 0,35 μm och så fina processgeometrier rimmar illa med 5 V-matning. Risken ökar för överslag i de minimala transistorerna och en stor krets med hundratusentals, eller till och med miljontals, tätt packade transistorer kan dessutom bli alltför varm med 5 V- matning.

3,3 V-kretsar räcker

Ett exempel på de nya snabba 3,3 V-kretsarna heter Flex10k50 och kommer från Altera, näst störst inom programmerbara logiska kretsar. Nykomlingen är företagets första CPLD-krets som optimerats för 3,3 V.

- Hastigheten är fullt jämförbar med motsvarande 5 V-alternativ, säger Anders Oldebäck.

Konkurrenterna Lucent och Xilinx har också nyligen lanserat varsin 0,35 μm- familj som optimerats för just 3,3 V. Inte heller dessa kretsar behöver skämmas för sin prestanda.

Även Lattice satsar hårt på 3,3 V-logik. I vintras lanserade företaget ispLSI 2 000 V, en 3,3 V-familj som man hävdar är konkurrenskraftig gentemot motsvarande 5V-CPLDer. Men med en fördröjningstid på

7,5 ns är kretsen trots allt 2,5 ns långsammare jämfört med det högre spänningsalternativet. Stan Kopec, som basar för Lattice marknadsföring, hävdar dock att hastighetsgapet skall vara borta redan nästa år.

Snart kommer 2,5 V

3,3 V-logiken står alltså inför sitt genombrott. Men knappast någon tror att denna spänningsnivå får samma dominans som 5 V-matningen har åtnjutit i mer än två decennier. Nästa spänningsgeneration ligger redan i startgropen - 0,25 μm- kretsar med matningsspänningen 2,5 V finns snart på marknaden. Xilinx hoppas kunna visa upp provexemplar redan till sommaren. Och före sekelskiftet

lär de första 1,8 V-kretsarna dyka upp, tillverkade i 0,18 μm-processer. 5 V- logiken dör knappast ut inom överskådlig framtid heller, många periferikomponenter och analoga varianter tillverkas fortfarande enbart för 5 V.

Det är alltså bäddat för en framtid med många olika spänningsnivåer som skall samsas på ett och samma kort. Ett absolut krav är då att kretsarna kan kommunicera med kretsgrannar med andra spänningsnivåer och signaleringsstandarder än den egna. Framtida kretsar kommer därför ha speciella drivceller på in- och utgångar som kan programmeras för att klara olika spänningsnivåer och signaleringsstandarder. Sådana nymodigheter filar exempelvis Xilinx och Altera på.

Charlotta von Schultz