Processorarkitekturen Risc-V släpptes under öppen källkods­licens och var tänkt för utbildningsbruk. Men den mognade och började designas in i produkter av sin egen kraft.

Kring 2015 vaknade det kommersiella intresset på allvar. Bland annat grundades företaget Sifive av Krste Asanovic och fyra av hans kollegor på Berkeley­universitetet. Sifive tar fram egna implementationer av Risc-V och kringkretsar, och hjälper andra företag bygga SoC:er.

Från början hade Sifive andra idéer om hur det skulle tjäna pengar.

–Vi tänkte att ISA:n ju är öppen och gratis och att Berkeley redan byggt bra öppen­­kods­­imp­le­­men­­ta­ti­o­ner, så IP var ju inget vi kunde ta betalt för.

Men företag hörde av sig. När kön var upp i ett dussin trillade poletten ner – Sifive insåg att det tackade nej till affärer när det bara hänvisade potentiella kunder till gratiskärnor.

Krste Asanovic

–Vänta nu! Vad håller vi på med? Det här är kunder som kommer till oss, varför gör vi ingenting av det? säger Krste Asanovic.

Som förstärkning köpte Sifive i fjol Open-silicon, en konsult med 350 skeppade chips sedan 2003 i merit­förteckningen.

Risc-V-konsulten SiFive fyllde en hörsal under sitt besök i Kista den 17 maj.

Sifive vill bli en one-stop-shop för den som vill bygga system­kretsar kring Risc-V. Om ett eller ett par år hoppas Sifive vara redo att sjösätta online­verktyget Designshare. Det ska fungera som en hubb för IP för system­kretsar. En hubb som öppnar en IP-marknad, hoppas Sifive.

Företaget får förfrågningar om att ta fram chips åt företag med spännande IP.

–Men egentligen är de IP-företag. De tänker sig att deras marknad ligger i egna chips. Problemet är att de flesta kunder inte vill ha exakt deras chip. De vill ha IP-kärnan men integrera den på sitt eget sätt.

I Designshare öppnas möjligheten att sälja idén som IP-kärna istället. Design­share ska bli en sorts app-store för chip­konstruktörer, inklusive ett lättanvänt verktyg för integrering. Designshare listar idag 16 partners.

En skämtsam men ändå halvt allvarlig vision är att kunden ska kunna klicka för vad den vill ha, och sedan plocka fram kredit­kortet för att beställa ett prototyp­chip.

Krste Asanovic är i Kista som representant för Sifive, men vi kan förstås inte låta bli att prata om Risc-V generellt.

Arkitekturen fick i julas en spännande konkurrent när Wave technologies släppte en version av den klassiska arkitekturen Mips under öppen källkodslicens. Marknadsföringen gick direkt i clinch med Risc-V, som bland annat pekades ut som otestad och som en risk vad gäller IP-rättigheter.

–Jo, visst försöker de positionera sig mot oss.

Krste Asanovic kontrar med att det fortfarande finns oklarheter i vad exakt som Wave släppt som öppen källkod och att Risc-V kanske upplevs som ny, men i själva verket snart har tio år på nacken.

Vad gäller IP-rättigheter är Risc-V enligt Krste Asanovic inte mer utsatt än någon annan.

Stiftelsen Risc-V har noga dokumenterat släkt­tavlan för varenda instruktion. Risc-V heter som den gör eftersom den är version fem i en serie ISA som alla skapats på Berkeley så idéerna är lätta att spåra.

Vad gäller mikro­arkitektur medger Krste Asanovic att processor­branschen lever under ett patent­hot som i ett mardröms­scenario kan leda till leverans­förbud. Men det hotet finns över alla.

–Det är en stor riskfaktor i vår bransch. Kostnaderna för detta skulle var mycket större än något skydd i form av garantier som något företag skulle kunna lämna.

Allteftersom Risc-V får fler medlemmar – idag drygt 140 – byggs långsamt ett bättre patentskydd upp genom att medlemmar förbinder sig att inte använda egen IP mot Risc-V.

För övrigt roar sig Krste Asanovic med att läsa gammal litteratur om processor­arkitektur och konstaterar att många idéer om avancerad mikro­arkitektur publicerades för så länge sedan att de inte längre kan vara inlåsta i patent.

–Under de senaste tjugo åren har det inte skett extremt mycket innovation inom processor­arkitektur.

Sifves världsturné pågår till november och stannar vid 52 orter. Och det är verkligen bokstavligen en världsturné. Bland håll­platserna finns inte bara Mountain View, Cambridge, Hsinchu och Shenzhen, utan även Islamabad, Bangalore, Istanbul och Buenos Aires.

Finns det halvledarindustri där?

–Jo, kanske förvånande. Men många länder ser en handels­obalans från halvledare som inte är hållbar, och de försöker räkna ut hur de åtminstone ska kunna flytta hem en del av detta.

På varje stopp får lokala intressenter hålla föredrag. I Kista berättade Ahmed Hemani på KTH om hur SoC-konstruktions­metoden Silago håller på att få en legobit för Risc-V. IAR berättade om sin kommande Risc-V-kompilator och Qamcom berättade om sin egen användning av och arbete med Risc-V.

Men de flesta föredrag håller Krste Asanovic själv. Elektronik­tidningen får två korta intervjupass i pauser. Han skojar om sin insats i talarstolen.

–Jo, vi gillar ju återanvändning så vi återanvänder föreläsarna. Det blir billigare så.

Risc-V diskuteras för användning i allt från styrkretsar till superdatorer – ett av designmålen var att vara skalbar på det sättet. På frågan om det finns något specifikt fält där den vinner sina första stora segrar blir svaret, kanske lite oglamoröst, styrkretsar för datalager.

–Western Digital är en av Sifives investerare, liksom Hynix. Och en av våra kunder är Baidu, för dess SSD-företag.

Varför detta intresse just därifrån?

–Ingen annan arkitektur har 64-bitars multikärnor för inbyggda system. Det är adressutrymmet som behövs. Andra arkitekturer har 64-bitars tillämpningsprocessorer, men sådana är dyra, och dåliga på realtid på grund av sin minneshantering, cache och annat.

Han lägger till att Risc-V-maskinkod inte är större i 64 bitar eftersom ISA:t är detsamma. Det är ett av flera exempel han ger på relevant teknik i Risc-V där de kommersiella alternativen enligt honom ligger efter.

Ännu finns bara en handfull produkter med Risc-V-kärnor från Sifive – bland dem ett fitness­armband från Huami och en hård U54-fyrkärna i Microsemis FPGA Polarfire.

–Men många fler är på gång.