8 till 10 procents högre klockhastighet, 15 till 20 procent lägre effektförbrukning och 7 till 10 procent fler transistorer per ytenhet. Alla jämförelser gäller den kommande N2P-processen som motsvarar en kanallängd på 2 nm och förväntas komma i produktion slutet av nästa år.
Med A16 flyttar även TSMC kraftmatningen till baksidan av kretsarna vilket döpts till Super Power Rail.
Intel ska införa tekniken redan i år i 20A och 18A under namnet Backside Power Delivery. Och Samsung nästa år. De tre har dock lite olika lösningar som skiljer sig åt i både komplexitet och vilka vinster de ger.
Även när det gäller typen av transistor blir TSMC sist av de tre att införa en vertikal variant kallad Gate-all-around. TSMC kallar den nanosheet och byter till den nästa år i N2P-processen.
A16-processen ska ge 8 till 10 procent högre klockfrekvens med samma matningsspänning som i N2P. Vidare sjunker effektförbrukningen 15 till 20 procent vid oförändrad klockhastighet plus att man får in 10 procent fler transistorer på en given yta.
Siffrorna presenterades igår på TSMC:s teknikdag i San Francisco.