About / Advertise
Cadence verifieringskomponenter kollar om IP-block för sådant som USB och PCI Express verkligen uppfyller specifikationerna.
Verktygstillverkaren Cadence har vidareutvecklat sina IP-block för verifieringsändamål genom att introducera en familj kallad UVC, Universal Verification Components. Med dessa kan man verifiera att ett IP-block för sådant som USB, Ethernet eller PCI Express verkligen uppfyller de givna specifikationerna, såväl fristående som då blocket sitter på plats i en större konstruktion.- Det är ganska mycket jobb - specifikationerna kan vara på flera tusen sidor, säger David Tokic på Cadence.
Tanken är att minska verifieringsbördan - för komplexa system på kisel kan verifieringen ta upp till 70 procent av utvecklingstiden.
Till varje UVC hör en exekverbar verifikationsplan med ett tillhörande hanteringssystem som inte bara visar huruvida specen uppfylls eller inte, utan också visar hur stor del som återstår att verifiera, och vilka tester som bör köras för att verifieringen ska bli komplett. Verifieringen körs iterativt på block-, chips- och systemnivå.
Stöd finns för språken System Verilog, e, System C, VHDL och System Verilog. Företaget säger sig vara ensamt om så avancerat verifieringsstöd för alla dessa språk.
Cadence har, ivrigt påhejat av sina kunder enligt David Tokic, valt att till en början ta fram UVC:er för fem gränssnitt - Arms Amba AHB och AXI, PCI Express, Ethernet och USB. En version för minnesgränssnittet Sata är på gång.
- Vi räknar med att ta fram betydligt fler UVC i takt med efterfrågan, säger David Tokic.
Han berättar att det kan ta mellan några manmånader och några manår att utveckla en UVC. Men Cadence räknar inte med att behöva göra allt det jobbet själv - det finns ett dussin företag i föreningen Cadence Verification Alliance som också kommer att bidra, säger han.
